完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
1. 软件环境
软件开发环境基于Vivado 2020.1 2. 硬件环境
|
|
|
|
|
|
批处理下载QSPI Flash
所有的工程目录下都有个bootimage文件夹，存放了对应的BOOT.bin文件，可将此文件拷贝到Vitis_image_download文件夹，覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能 vitis_image_download文件夹在course_s2目录下面，进入文件夹，右键点击program_qspi.bat，打开编辑 将program_flash路径改成自己的软件安装路径，保存并关闭。 双击program_qspi.bat，即可下载BOOT.BIN到QSPI FLASH，建议用JTAG模式下载。 也可以采用SD卡启动方法，把BOOT.bin文件拷贝到SD内启动。 |
|
|
|
|
|
批处理建立Vitis工程
由于Vitis工程编译后占用空间较大，因此为了节省大***贵的时间，我们提供了Vitis工程的批处理tcl脚本，在每个工程下都有个vitis文件夹，里面包含硬件描述文件xx.xsa，以及自动创建工程的脚本 大家需要做的是编辑auto_create_vitis文件夹中的build_vitis.bat文件 将黄色框中的xsct.bat路径换成自己安装的路径，路径为xxVitis2020.1binxsct.bat 保存之后，再双击build_vitis.bat就可以创建工程了 编译结束，按任意键退出 打开Vitis软件，选择工程路径，Launch 打开后，关闭Welcom界面 工程即可使用 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2262
评论
淘帖
2734
