发 帖  
[问答]

计数比较器和延迟线混合结构生成PWM信号的verilog代码

2135 Verilog PWM 数字电源
已退回6积分
2020-11-28 20:44:44   评论 分享淘帖 邀请回答
2个回答
2020-11-30 12:38:38 3 评论

举报

3 条评论
2020-12-1 18:58:39 3 评论

举报

3 条评论
  • 2020-12-3 14:52

    代码没改过吧?
    最近很忙精力有限,实在是抱歉。你的代码在我这里编译报错,存在很多warning。
    一直输出低电平,大概率是代码的问题。

  • 2020-12-3 14:53

    单纯看你的文字功能描述和图片,对实际需求/应用场景有点模糊。有没有比较详细的需求描述?

    渣渣 回复 卿小小_9e6: 2020-12-3 18:15

    这是整个代码的一部分,我是用FPGA做数字电源的控制器,前面用ADC采集输出电压,送入FPGA和参考值作比较,然后用PID算法做补偿,得到的占空比用上面的方法得到高分辨率的PWM驱动信号,输出后通过驱动电路控制电路MOS管的导通。

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@hauqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表