[问答]

计数比较器和延迟线混合结构生成PWM信号的verilog代码

问答对人有帮助，内容完整，我也想知道答案 0 11位的输入信号，低5位用延迟线和多选器实现，高6位用计数器和比较器实现，有木有大神会写这个的，其中那个延迟线怎么实现啊，直接用D触发器可以吗 0 已退回6积分
2020-11-28 20:44:44　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报渣渣相关推荐 • 如何利用SET/MOSFET 混合结构的传输特性去设计数值比较器？ 1390 • 有谁使用过延迟线······ 3553 • 基于CARRY4延迟线的设计怎么实现？ 3913 • 关于延迟线的问题 2189 • 怎么使用virtex 5上的Block RAM来实现延迟线？ 1332 • nTrace中的信号添加的nWave中报路径错误（Verilog VHDL mix） 3785 • 异步电路匹配延迟的延迟线，如何设计能实现自适应连续地调整延迟长度 3136 • 关于NI-SCOPE的延迟线集成 1638 • 用verilog语言编写PwM生成模块 7902 • 光纤延迟线的原理是什么？ 5680 2个回答

答案对人有帮助，有参考价值 0 可以使用D触发器，也可以手工布局布线。

2020-11-30 12:38:38 3 评论举报卿小小_9e6 3 条评论渣渣 2020-11-30 19:54 我是个新手，写了个程序，但是不知道对不对，能帮我看看吗赞回复举报卿小小_9e6 回复渣渣： 2020-11-30 20:05 可以上传附件，或者发我邮箱916988627@qq.com 赞回复举报渣渣回复卿小小_9e6： 2020-12-1 18:59 代码在下面附件里，麻烦帮忙看一下赞回复举报

答案对人有帮助，有参考价值 1 这是我自己写的代码。

2020-12-1 18:58:39 3 评论举报渣渣 3 条评论卿小小_9e6 2020-12-3 14:52 代码没改过吧？最近很忙精力有限，实在是抱歉。你的代码在我这里编译报错，存在很多warning。一直输出低电平，大概率是代码的问题。赞回复举报卿小小_9e6 2020-12-3 14:53 单纯看你的文字功能描述和图片，对实际需求/应用场景有点模糊。有没有比较详细的需求描述？赞回复举报渣渣回复卿小小_9e6： 2020-12-3 18:15 这是整个代码的一部分，我是用FPGA做数字电源的控制器，前面用ADC采集输出电压，送入FPGA和参考值作比较，然后用PID算法做补偿，得到的占空比用上面的方法得到高分辨率的PWM驱动信号，输出后通过驱动电路控制电路MOS管的导通。赞回复举报