完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
板子已经排好IO位置,但是在vivado导入xdc文件后,总是遇到跑完综合后,IO Port位置有一个差分信号对没有fixed,这就会导致fail routing,
Package 位置没有东西,手动选择一个Pin位置后就可以 fixed了,但是为什么不能选择xdc里设置好的Package位置呢? 这个有什么 特殊性吗? 如图
|
|
相关推荐 |
|
只有小组成员才能发言,加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3055 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1166浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 10:51 , Processed in 0.624032 second(s), Total 70, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3652
