完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在研究根端口的枚举,我需要使用PCIe端口X0Y1,但GUI没有它可用。
我使用HTG-FMC-PCIE子卡作为第二个PCIe端口。 它需要此端口能够作为x4端口使用bank 121进行连接。 所有连接都在那里,但GUI阻止进度,只允许X0Y3。 如何修改VCU118板包以使此端口可用? |
|
相关推荐
2个回答
|
|
我还尝试使用VCU118和此FMC卡评估Virtex Ultrascale + for PCIe root complex。
当连接到FMC +插座时,似乎PCIe通道0-3连接到存储体GTY_Quad_126。 根据PG213中的表B-4,存储体GTY_Quad_126是PCIe块X0Y3 FLGA2104的合法选择。 但是,当我在Vivado 2017.3中设置XDMA Bridge参数时,我看到: 错误:[IP_Flow 19-3461]值'GTY_Quad_126'超出了IP'vcu118pcie_axi_bridge_x4'参数'select quad(select_quad)'的范围。 有效值为 - GTY_Quad_127 这与PG213中的表B-1相匹配,其中显示PCIe X0Y3(在X4中)的“推荐”GTY是X0Y32-X0Y35,它们在GTY_Quad_127中。 有没有办法强制/覆盖IP的这个参数? 或者,评估Virtex Ultrascale + PCIe Root的推荐电路板设置是什么? |
|
|
|
解决方法(至少生成没有此警告的位文件 - 我正在等待延期交付的电路板)不是将VCU118指定为目标BOARD_PART,而是指定目标设备。
然后,IP将不会应用看似错误的VCU118 GTY_Quad检查。 这个黑客的缺点是XDC不能再使用BOARD_PIN - 所以每个外部引脚都必须指定为PACKAGE_PIN ... |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:24 , Processed in 1.235509 second(s), Total 75, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号