完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1354
|
我最近在我的设计中添加了这个功能，其中编译日期通过使用以下链接中讨论的方法自动添加到代码中：
https://forums.xilinx.com/t5/Synthesis/inserting-compile-date-into-Verilog-or-VHDL-code-automatically/td-p/558615 另外，我想用同名命名我的位文件。 如何访问分配给USR_ACCESS寄存器的tiMESTAMP的值？ 最后，我想做这样的事情： write_bitstream TIMESTAMP 但是这导致了一个名为TIMESTAMP.bit的比特流 谢谢！ 
0
|
|
相关推荐
5个回答
|
|
|
我希望以下答案记录可以解决您的查询问题
https://www.xilinx.com/support/answers/56145.html 另请参阅https://www.xilinx.com/support/documentation/application_notes/xapp497_usr_access.pdf _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
|
@zoppina关于下面的方法怎么样？
使用Tcl获取时间戳 设置[时钟格式[时钟秒]] 生成比特流并用$ a重命名。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
你好
您可以在位文件中轻松找到并读取USR_ACCESS寄存器的值。 请参阅https://www.xilinx.com/support/documentation/application_notes/xapp1232-bitstream-id-with-usr_access.pdf中的“附录B：比特流组成”。 因此，在生成初始位文件后，使用TCL读取文件中的寄存器值，然后相应地重命名该位文件。 /加斯帕 |
|
|
|
|
|
试图做同样的事情......
如何使用TCL命令从位文件中读取TIMESTAMP？ 我使用了他们在XAPP1232中提到的命令： get_property REGISTER.USR_ACCESS [lindex [get_hw_devices] 0] 但它返回全0 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
370浏览 1评论
1966浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3286
