完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我最近将Virtex 6设计转换为使用Kintex 7(7K325)在KC705评估板上运行。 我也在同一时间从ISE切换到Vivado 2012.4.1进行试用。 它看起来很有希望,但仍有一些错误。 其中之一是bitgen似乎没有在比特流中插入正确的tiMESTAMP值。 我今天在2013年2月8日(我的计算机日期)实现了设计,并且bitgen日志显示: 用“409ac175”覆盖“TIMESTAMP”选项USR_ACCESS。 在二进制文件中,时间戳为: 0100 0000 1001 1010 1100 0001 0111 0101 根据XAPP497,32位时间戳格式是 dddd dMMM Myyy yyyh hhhh mmmm mmss ssss 解码时间戳(yyyy-MM-dd hh:mm:ss)是: 2013-01-08 12:05:53 一切都是正确的,除了月份应该是02(2月),而不是01。 有人可以证实这种行为吗? 我确认USR_ACCESSE2块确实读取了bitgen提供的值。 顺便说一下,我通过在约束文件中添加以下内容来启用TMESTAMP插入: set_property BITSTREAM.CONFIG.USR_ACCESS TIMESTAMP [current_design] 谢谢, JF 以上来自于谷歌翻译 以下为原文 Hello,I recently converted a Virtex 6 design to operate on the KC705 evaluation board with a Kintex 7 (7K325). I also switched from ISE to Vivado 2012.4.1 by the same occasion to try it out. It looks promising but there are still a few bugs. One of those is that bitgen does not seem to insert the correct TIMESTAMP value in the bitstream. I implemented the design today on Feb 8th 2013 (my computer date), and the bitgen log shows:Overwriting "TIMESTAMP" with "409ac175" for option USR_ACCESS. In binary, the timestamp is:0100 0000 1001 1010 1100 0001 0111 0101As per XAPP497, the 32-bit timestamp format is dddd dMMM Myyy yyyh hhhh mmmm mmss ssssThe decoded timestamp (yyyy-MM-dd hh:mm:ss) is :2013-01-08 12:05:53Everything is right except the month which should be 02 (february), not 01.Anyone can confirm this behavior?I confirmed that the USR_ACCESSE2 block indeed read the value provided by bitgen.By the way, I enabled TMESTAMP insertion by adding the following in my constraint file:set_property BITSTREAM.CONFIG.USR_ACCESS TIMESTAMP [current_design]Thanks,JF |
|
相关推荐
4个回答
|
|
Xilinx已经证实了这个问题,并且已经提交了CR。
Vivado 2013.1似乎也有同样的问题。 JF 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 The problem has been confirmed by Xilinx and a CR has been filed. Vivado 2013.1 seems to have the same problem. JF View solution in original post |
|
|
|
请打开一个webcase以获取此问题的CR。
以上来自于谷歌翻译 以下为原文 Please open a webcase to get a CR filed for this issue. |
|
|
|
Xilinx已经证实了这个问题,并且已经提交了CR。
Vivado 2013.1似乎也有同样的问题。 JF 以上来自于谷歌翻译 以下为原文 The problem has been confirmed by Xilinx and a CR has been filed. Vivado 2013.1 seems to have the same problem. JF |
|
|
|
为了记录,问题在Vivado 2013.2和2013.3中解决了。
JF 以上来自于谷歌翻译 以下为原文 For the record, the problem was solved in Vivado 2013.2 and 2013.3 is also ok.JF |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 16:10 , Processed in 2.009491 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号