完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的所有人,我第一次尝试让XMOD与PS端一起工作并在终端中打印值。
我尝试了一些像微型编年史的教程。 我设法让内部信号工作,但无论我尝试测量其中一个外部输入它都不起作用。 我最终使用作为附件发布的教程,作为演示,我还包括我的源代码和块设计。我尝试通过制作几个打印进行调试,我知道代码至少在“Test2”printf中工作。 在构建期间,不会出现任何错误或任何内容。 所以我有点困惑,找出它出错的地方。 希望有人能帮帮我。最好的问候,Remco Vink xadc.pdf 68 KB lab3.pdf 873 KB design_1.pdf 18 KB |
|
相关推荐
7个回答
|
|
我设法通过使用我发现的论坛帖子让它工作.https://forum.digilentinc.com/topic/3765-xadc-on-zybo-gives-inaccurate-voltages/#comment-14225
在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
我设法通过使用我发现的论坛帖子让它工作.https://forum.digilentinc.com/topic/3765-xadc-on-zybo-gives-inaccurate-voltages/#comment-14225
|
|
|
|
|
|
|
|
很抱歉迟到的回复,我当然可以。
https://forum.digilentinc.com/topic/3765-xadc-on-zybo-gives-inaccurate-voltages/#comment-14225我使用了***obrowicz发布的两个文件(所有信用都归他所有) 我添加了自己的xadc文件来启用我想要的输出的约束,它似乎工作。我也使用Vivado 2016.4 vivado成功构建TCL文件,因为它是在相同的Vivado 2016.4版本中制作的。 zybo_xadc_test.c 7 KB design_1.tcl 67 KB |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 18:56 , Processed in 0.995557 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号