完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
7系列数据表(Spartan / Artix / Kintex / Virtex)列出了差分输入电压的数据表限值(例如LVDS_25显示VIDIFF为100/350 / 600mV(最小值/典型值/最大值))和共模电压(例如
适用于Artix 0.3 / 1.2 / 1.5V(最小/典型值/最大值)的LVDS_25。 现在我的问题是:通过上面给出的例子,绝对限制是什么,更具体地说: 大于给定最大值的VIDIFF是否会损坏器件(例如_P上为1.5V,_N上为0V)? 每个引脚的最大范围是-300mV到2.1V还是大约0V到1.8V? 最小值和最大值是什么意思? 提前致谢, 赫伯特 --------------是的,我这样做是为了好玩! |
|
相关推荐
1个回答
|
|
@hpoetzlVdiff max基于Vcm最大值。
Vcm越低,可以承受更高的差动摆幅。 只要尊重Vin(推荐操作条件)规范,就可以了.Vin = Vcm + Vdiff / 2 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1414浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 12:43 , Processed in 1.595866 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号