完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
987
|
对于VC707评估套件或VC709连接套件的Virtex-7“参考设计”中包含的内容，我感到很遗憾。
具体来说，我想设计一个新的Virtex-7板。 我习惯于其他大芯片的“参考设计”，其中参考设计包括我可以用作起点的原理图。 有时，参考设计甚至包括用于原理图和PCB的OrCAD文件。 我想弄清楚VC707或VC709是否包含这些内容。 虽然我确实打算购买其中一个套件，但我也想知道是否可以预先查看参考设计，以（1）确保它朝着我想要的方向，以及（2）帮助决定 两个工具包之间。 除此之外，是否有一个简明的书面描述，其中包含了参考设计中包含的内容。 （请注意，我总是很难在数以百万计的Xilinx文档中找到任何东西。） 我想我担心Xilinx使用术语“参考设计”与我的不同！ （我之后通过Google https://www.xilinx.com/support/documentation/boards_and_kits/virtex-7/vc709_Schematic_xtp213_rev1_0.pdf找到了VC707的那个。是否有设计源而不是pdf可用，例如OrCAD？ ） 
0
|
|
相关推荐
7个回答
|
|
|
你好@ helmutforren
查看此答复记录：https：//www.xilinx.com/support/answers/42901.html 您必须使用DxDesigner工具打开文件（vc707_Schematic_Source_rdf0151_rev1_0） 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 在原帖中查看解决方案 |
|
|
|
|
|
https://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html#documentation
Allegro和gerber板文件也可用 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
你好@ helmutforren
检查以下链接： https://www.xilinx.com/support/answers/66757.html https://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html?resultsTablePreSelect=documenttype:Board%20Files#documentation 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
奥斯汀，谢谢。
好东西不是蛇，也不会让我咬伤。 下一篇：我已经下载了vc707_Schematic_Source_rdf0151_rev1_0.zip并找到了很多内容。 看起来这可能是我正在寻找的来源，但我不认识什么工具。 这个来源的设计工具是什么？ |
|
|
|
|
|
同样的问题你Vinay。
（我不知道你是否收到我对奥斯汀回复的提醒。）奥斯汀，谢谢。 好东西不是蛇，也不会让我咬伤。 下一篇：我已经下载了vc707_Schematic_Source_rdf0151_rev1_0.zip并找到了很多内容。 看起来这可能是我正在寻找的来源，但我不认识什么工具。 这个来源的设计工具是什么？ |
|
|
|
|
|
|
|
|
|
|
|
你好@ helmutforren
查看此答复记录：https：//www.xilinx.com/support/answers/42901.html 您必须使用DxDesigner工具打开文件（vc707_Schematic_Source_rdf0151_rev1_0） 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1151浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1520
