完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1487
|
|
|
相关推荐
4个回答
|
|
|
您好，请访问此链接：http：//www.xilinx.com/support/packagefiles/virtex-7-pkgs.htmThanks,Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
你好
如果您使用的是xilinx板，那么您可以从以下文档中找到master xdc http://www.xilinx.com/support/documentation/boards_and_kits/vc707/ug885_VC707_Eval_Bd.pdf http://www.xilinx.com/support/documentation/boards_and_kits/vc709/ug887-vc709-eval-board-v7-fpga.pdf 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
你在哪个板上使用
检查以下链接并转到您正在使用的xilinx板的电路板文档，您将看到每个板的主约束文件 http://www.xilinx.com/support/index.html/content/xilinx/en/supportNav/boards_and_kits.html --Krishna |
|
|
|
|
|
你提到“我有一个virtex-7系列板”。
是定制（自己设计）板还是Xilinx提供的评估板？ 如果是Xilinx提供的评估板，请指定电路板编号。 根据我们将指定相应的UCF文件 对于您自己的自定义电路板，UG475中的表1-11给出了所有引脚定义＆amp; 说明 （UG475 link = http://www.ilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf） 另请参阅UG475中的表2-3。 在该表中，所有表都有包文件超链接。 在包文件中，您可以找到引脚名称和相应的引脚编号 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1283
