完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
非常常见的情况是,有一些替代数据源需要写入bram。
7系列FPGA实现这一目标的最有效方法是什么? 通常我只使用多路复用器,但现在有11x72b的情况,我在那里逐个请求数据(因此可以驱动'0'信号,当没有被使用时)对信号进行OR更好,甚至使用其他信号 方法? |
|
相关推荐
1个回答
|
|
我相信大多数Xilinx EDK应用中使用的内部总线使用AND门来组合总线,并在未启用时将每个总线驱动为高电平。
在一些较旧的Xilinx架构中,宽AND门比宽OR门更容易实现。 对于较新的设备,它应该也可以将未使用的总线驱动为0并将它们组合在一起。 - Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1113浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 11:59 , Processed in 1.477955 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号