完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
有谁知道为什么transcieverwizard会建立一个7位移位寄存器来跨越时钟域？
此代码位于示例设计重置状态机* _sync.v块中。 这是针对V7的吗？ 谢谢， Roopa 
0
|
|
相关推荐
2个回答
|
|
|
是。
它是V7特定的。 您可以找到其他设备的更改阶段数。 这是基于对MTBF的一些分析。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
谢谢Venkata。
这是一个很难的要求吗？ 它可能是ASIC实现的交易破坏者，因为如果我们必须在时钟域上进行七级同步，那么FPGA将与ASIC非常不同。 这对我的客户usgae模型来说是一个问题。 使用2阶段同步会产生什么后果？ 有任何变通方法吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1920
评论
淘帖
2812
