完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
Xilinx Virtex架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为16)的移位寄存器. 可否理解为, 在写设计的时候如果设计了一个深度不大于16位的移位寄存器, ISE综合时就会用一个LUT来替代它?
|
|
相关推荐
1个回答
|
|
多数综合工具, 例如Synplify Pro和Xilinx XST, 都能根据源代码中的移位寄存器SRL16E来推断 LUT. 即使是深度大于16的情况, 此类工具也能够推断出多SRL16E, 从而实现移位寄存器. 利用此功能的另一种途径是在原代码中例示一个SRL16E. 详细说明可以参考Xilinx ISE软件包中的库指南.
|
|
|
|
只有小组成员才能发言,加入小组>>
708 浏览 1 评论
2128 浏览 5 评论
2440 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2216 浏览 6 评论
2175 浏览 7 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
325浏览 9评论
313浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
445浏览 6评论
307浏览 5评论
355浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-8 16:42 , Processed in 0.866370 second(s), Total 78, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号