请问ISE综合时会用一个LUT来替代深度不大于16位的移位寄存器吗？

2301 Xilinx LUT

问答对人有帮助，内容完整，我也想知道答案 0 Xilinx Virtex架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为16)的移位寄存器. 可否理解为, 在写设计的时候如果设计了一个深度不大于16位的移位寄存器, ISE综合时就会用一个LUT来替代它？ 0
2019-9-18 05:55:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 ChristineGu 该类别下有 16 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答举报李常杰相关推荐 • 如何实现一个时序的移位寄存器？ 1798 • 怎样去设计一种自动加载移位寄存器？ 1613 • 怎么用多个移位寄存器来驱动15个RGB LEDS？ 1770 • 移位寄存器的问题 5206 • 移位寄存器的输出与时钟不对齐 2904 • 移位寄存器的工作原理是什么？具有哪些功能应用？ 2962 • 基于labview的移位寄存器设计 3020 • 如何正确更改移位寄存器FIFO的大小？ 2125 • LabVIEW移位寄存器怎么清空？？ 21527 • 两个移位寄存器是怎样工作的？ 7972 1个回答

答案对人有帮助，有参考价值 0 多数综合工具, 例如Synplify Pro和Xilinx XST, 都能根据源代码中的移位寄存器SRL16E来推断 LUT. 即使是深度大于16的情况, 此类工具也能够推断出多SRL16E, 从而实现移位寄存器. 利用此功能的另一种途径是在原代码中例示一个SRL16E. 详细说明可以参考Xilinx ISE软件包中的库指南.

2019-9-18 07:04:08 评论举报李凤璐