使用VC 707开发板创建了一个10G基础PCS PMA内核如何检查回路？

你好
看看下面的链接
http://forums.xilinx.com/t5/Connectivity/10-Gigabit-Ethernet-clocking-on-KC-705-VC-707/td-p/408019
问候，萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
在原帖中查看解决方案

你好
看看下面的链接
http://forums.xilinx.com/t5/Connectivity/10-Gigabit-Ethernet-clocking-on-KC-705-VC-707/td-p/408019
问候，萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------

你好Satish
非常感谢你的帮助，现在我会试着去思考
再次非常感谢你
问候
VARUN

嗨Varun，
检查约束中指定的层次结构是否正确，并通过打开合成设计找到时钟引脚是否可以找到。
此外，由于这是一个单独的问题，请创建一个单独的线程。
问候，萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------

hiiiSatish
实体teng_mac_top isport（refclk_p：在STD_LOGIC; --- coneected toUSER_CLOCK_P refclk_n：在STD_LOGIC; ---连接toUSER_CLOCK_N pcs_clk_p：在STD_LOGIC; --connected到Si5324_OUT_P pcs_clk_n：在STD_LOGIC; - 连接toSi5324_OUT_N clk_out_p：出STD_LOGIC; -
连接到REF时钟forSi5324 clk_in_p clk_out_n：出STD_LOGIC; --connected为ref时钟forSi5324 clk_in_n复位：在STD_LOGIC; TXP：出STD_LOGIC; TXN：出STD_LOGIC; RXP：在STD_LOGIC; RXN：在STD_LOGIC; GPIO：出std_logic_vector（7
downto 0）; tx_disable：out std_logic）; end teng_mac_top;
我的xdc文件是
set_property PACKAGE_PIN AM4 [get_ports TXP] set_property PACKAGE_PIN AL6 [get_ports RXP] set_property PACKAGE_PIN AM3 [get_ports TXN] set_property PACKAGE_PIN AL5 [get_ports RXN]
set_property PACKAGE_PIN AP33 [get_ports tx_disable] set_property IOSTANDARD LVCMOS18 [get_ports tx_disable]
set_property PACKAGE_PIN AV40 [get_ports reset] set_property IOSTANDARD LVCMOS18 [get_ports reset]
set_property PACKAGE_PIN AW32 [get_ports clk_out_p] set_property IOSTANDARD LVCMOS18 [get_ports clk_out_p] set_property PACKAGE_PIN AW33 [get_ports clk_out_n] set_property IOSTANDARD LVCMOS18 [get_ports clk_out_n]
set_property PACKAGE_PIN AK34 [get_ports refclk_p] set_property IOSTANDARD LVDS [get_ports refclk_p] set_property PACKAGE_PIN AL34 [get_ports refclk_n] set_property IOSTANDARD LVDS [get_ports refclk_n]
set_property PACKAGE_PIN AD7 [get_ports pcs_clk_n] set_property PACKAGE_PIN AD8 [get_ports pcs_clk_p]
但仍然没有生成core_156out时钟，并且resetdone不会变高
请帮帮我
问候
VARUN

必须首先对SI5324进行编程，然后才能输出时钟。
你在设计中这样做了吗？
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com

不，先生，我是直接联系你能告诉我怎么可以程序IC5324或先生给我一些链接
请先生帮助我
问候
VARUN

VC707参考设计页面提供了一个用于对时钟器件进行编程的示例设计。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com

非常感谢你的建议
冷杉我用i5324和SDK的一个例子我能够生成时钟之后，我做了一个iic接口并配置si5324的寄存器，我能够生成一个时钟
问候 '
VARUN