完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我们使用ZC706板来控制ti时钟调节器IC。 ZC706中的FPGA为XC7Z045FFG900，时钟调节器为LMK03200。 我们使用HR Bank IO（输出）之一来控制LMK03200的GOE引脚（输入）。 LMK03200 3.3V的VCC和GOE引脚具有内部上拉至VCC。 出于某种原因，我们必须将VADJ调整到1.8V，我们已经成功完成了这项工作。 但是，当VCCO为1.8V时，LVCMOS18的VOH约为1.7V，GOE的VIH（min）为2.0V。 所以我们无法将GOE推向高逻辑。 由于GOE引脚是可选的，我们可以让它浮动。 因为GOE引脚连接到Zynqdirectly，所以我们不能在物理上进行GOEfloating。 如果我们将连接到GOE引脚的Zynq IO设置为高阻抗输入，这会对FPGA造成损害吗？ （GOE是LMK03200的输入IO，内部上拉至3.3V） PS：我们已经测试了GOE引脚的电压与多电压，它是2.4V。由于我们找不到7系列FPGA的IOB的详细结构，我们无法预测如果我们设置Zynq将会是什么电压 IO作为高阻抗输入，然后将其连接到输入IO（LMK03200的GOE），该输入IO被上拉至3.3V。 有什么方法可以用来防止FPGA损坏吗？ 谢谢！ 鸿宾 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
嗨奥斯汀，
谢谢你的quik回复！ 该引脚将钳位至VCCO，但引脚的另一侧内部上拉至3.3V，远高于VCCO。 在这种情况下我们不知道这个引脚的电压。 在数据表的ABSOLUT MAXIMUM RATING部分中，Vin应限制在VCCO + 0.55范围内，即2.35。 我们现在要做的是保持此引脚的电压高于2.0V（如未连接）并防止FPGA同时损坏。 问候， 鸿宾 |
|
|
|
|
|
L，
你可以串联一个二极管...... 除此之外，您无法连接两个引脚并期望它能够正常工作。 您需要提供某种级别移位器或隔离。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2389 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1889
评论
淘帖
6522
