完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1519
|
嘿所有，我正在创建一个特定频率，并按照以下描述分配SI570设备的寄存器：
http://www.xilinx.com/support/documentation/boards_and_kits/virtex-7/vc707-si570-prog-pdf-xtp190-14.3.pdf 不幸的是，在示例中，两个时钟输出（J31和J32）丢失了两个lvds连接。 我从示例中添加了两个引脚到ISE项目以创建连接，但串行接口（USB-Uart连接）不能与该项目一起使用。 现在我首先要用.bit文件（来自主页的si570_0.bit）编程FPGA来分配寄存器，然后是第二个（由我自己创建）来建立时钟输出。 有谁知道如何将uart通信集成到ISE或如何在正常的ISE项目中写入寄存器？提前感谢，亲切的问候，Tobias 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
检查ISE的BIST设计。 它基于UART协议通信。 设计文件应该让您了解如何引导UART通信。 检查XTP140并从此链接-link下载其设计 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
非常感谢，但不幸的是，这也无济于事。
我既不想将它保存在闪存上，也没有任何帮助建立UART连接（虽然它确实正常工作！）。简单的问题是：你怎么死你创建.bit文件si570_0.bit？ 我可以看到，有sdk环境的.c文件，但是你如何获得位文件呢？另一种方法是通过IIC接口直接与si570通信（没有sdk套件），但这样会 可能需要更多的努力。没有uart直接分配si570的寄存器的任何想法？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1292
