[问答]

如何设计一个带XC7K410T的PCB？

1846 PCB

问答对人有帮助，内容完整，我也想知道答案 0 我将设计一个带XC7K410T的PCB。我查看了这个论坛的所有26页。关于电源排序，http：//forums.xilinx.com/t5/7-Series-FPGAs/Need-Power-on-sequencing-information-on-Kintex7-series/td-p/268816（在字符串的末尾））假设VCCINT可能在VCCO（= 3.3V）之后~5 ms有效并且VCCO在VCCO之后~10 ms时出现。这些不符合建议/首选/要求？序列：1）VCCINT＆amp; VCCBRAM，2）VCCAUX，3）VCCAUX_IO，4）VCCO [以便最小化电流消耗＆amp; 确保I / O的三态化。另一篇文章http://forums.xilinx.com/t5/7-Series-FPGAs/Kintex7-series-Power-on-sequence-configuration/td-p/263988似乎表明如果所有供应都满足排序（ VCCINT，VCCBRAM，VCCAUX，VCCAUX_IO，VCCO）在彼此相差1-2毫秒内达到各自的Vmin电平。 VCCO = 3.3V真的可以在VCCINT或VCCAUX之前多达5-10 ms吗？这些电源的上电复位阈值电压是多少？（重新：在配置进入步骤2：清除配置存储器之前，这些电源必须达到这些电平）。我假设：VCCINT = VCCBRAM = 0.97V（= 97％Vnom），VCCAUX = VCCAUX_IO = 1.71V（= 95％Vnom），因为这些是它们各自的最小电压电平。 DS182中没有规定VCCO = 3.3V本身。 [1.14V的Vmin适用于VCCO = 1.5V，对吗？]是（3.3V）*（95％？，97％？）？如果我违反了一些发布规则，我会提前道歉。这是我的第一篇文章。 0
2020-7-24 13:45:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李俐相关推荐 • 15.2的评估许可证的许可证错误 2714 • 无法实现PLLE2_BASE原语是怎么回事 2214 • Xilinx_A7_K7_V7系列Cadence符号库及PCB库介绍 3281 • 如何选择XC7K325T-1FBG676C与XC7K325T-1FFG676C 3123 • JFM7K325T的JTAG识别连接问题 8297 • 求XC7K325T-FFG676（Kintex-7）的文档？ 1992 • 配置XC7K325T，是最快的modeMaster BPI吗？ 2989 • 如何在XC7k325t-2 FPGA中实现6G-SDI的参考设计？ 2712 • xc7k325t-ffg900设计过程会停止到MAP并出现错误 1449 • Xlinx K7 千兆网口数据传输项目请大神出手搭救,急急急！ 2062 1个回答

答案对人有帮助，有参考价值 0 嗯你是对的。但是在数据表DS182中，它刚刚提到了VCCO的规格，即HR I / O bank中的3.3V。我的问题是，我在我的设计中使用DDR3模块，它与HP Bank连接，HP bank的VCCO电压为1.5V。可以在VCCAUX之前提供VCCO（1.5V）吗？是否有一些规格文件？感谢任何人的回复！

2020-7-24 14:14:05 评论举报李林臻