Zynq没有完成的原因？

我在Zynq上启动PL时遇到问题 - DONE未声明。
当我加载其他位文件时，完成位打开：
root @ elphel393：〜＃cat x393_02.bit> / dev / xdevcfg root @ elphel393：〜＃。/ memdump.py f8007000 f800700c
0xf8007000：4e00e07f 0000001a 00000508 00020004
但随着更大的设计，它已经关闭
root @ elphel393：〜＃。/ mem.py f8000900 0 root @ elphel393：〜＃cat eddr3.bit> / dev / xdevcfg root @ elphel393：〜＃。/ memdump.py f8007000 f800700c 0xf8007000：4e00e07f 0000001a 00000508 00020000
在问题文件中我使用MMCME2_ADV（和PLLE2_BASE），但两者都有.STARTUP_WAIT（“FALSE”），所以我明白MMCM启动问题不应该保持~DONE（一切都模拟好了，没有报告问题）：
信息：[Synth 8-638]合成模块'MMCME2_ADV'[/opt/Xilinx/Vivado/2014.1/scripts/rt/data/unisim_comp.v:15994]参数BANDWIDTH绑定到：OPtiMIZED - 类型：字符串参数CLKFBOUT_USE_FINE_PS绑定到：
FALSE - 类型：字符串参数CLKOUT0_USE_FINE_PS绑定到：FALSE - 类型：字符串参数CLKOUT1_USE_FINE_PS绑定到：TRUE - 类型：字符串参数CLKOUT2_USE_FINE_PS绑定到：TRUE - 类型：字符串参数CLKOUT3_USE_FINE_PS绑定到：TRUE - 类型：字符串参数CLKOUT4_CASCADE绑定到：
FALSE - 类型：字符串参数CLKOUT4_USE_FINE_PS绑定到：FALSE - 类型：字符串参数CLKOUT5_USE_FINE_PS绑定到：FALSE - 类型：字符串参数CLKOUT6_USE_FINE_PS绑定到：FALSE - 类型：字符串参数COMPENSATION绑定到：ZHOLD - 类型：字符串参数SS_EN绑定到：
FALSE - 类型：字符串参数SS_MODE绑定到：CENTER_HIGH - 类型：字符串参数STARTUP_WAIT绑定到：FALSE - 类型：字符串参数IS_CLKINSEL_INVERTED绑定到：1'b0参数IS_PSEN_INVERTED bo
und to：1'b0参数IS_PSINCDEC_INVERTED绑定到：1'b0参数IS_PWRDWN_INVERTED绑定到：1'b0参数IS_RST_INVERTED绑定到：1'b0参数CLKOUT1_DIVIDE绑定到：2 - 类型：整数参数CLKOUT2_DIVIDE绑定到：4 - 类型：整数
参数CLKOUT3_DIVIDE绑定到：4 - 类型：整数参数CLKOUT4_DIVIDE绑定到：1 - 类型：整数参数CLKOUT5_DIVIDE绑定到：1 - 类型：整数参数CLKOUT6_DIVIDE绑定到：1 - 类型：整数参数DIVCLK_DIVIDE绑定到：1 - 类型：整数
参数SS_MOD_PERIOD绑定到：10000 - 类型：整数参数CLKFBOUT_MULT_F绑定到：16.000000 - 类型：float参数CLKFBOUT_PHASE绑定到：0.000000 - 类型：float参数CLKIN1_PERIOD绑定到：20.000000 - 类型：float参数CLKIN2_PERIOD绑定到：0.000000 - 类型：float
参数CLKOUT0_DIVIDE_F绑定到：2.000000 - 类型：float参数CLKOUT0_DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT0_PHASE绑定到：0.000000 - 类型：float参数CLKOUT1_
DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT1_PHASE绑定到：0.000000 - 类型：float参数CLKOUT2_DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT2_PHASE绑定到：0.000000 - 类型：float参数CLKOUT3_DUTY_CYCLE绑定到：0.500000 - 类型：float参数
CLKOUT3_PHASE绑定到：90.000000 - 类型：float参数CLKOUT4_DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT4_PHASE绑定到：0.000000 - 类型：float参数CLKOUT5_DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT5_PHASE绑定到：0.000000 - 类型：float参数
CLKOUT6_DUTY_CYCLE绑定到：0.500000 - 类型：float参数CLKOUT6_PHASE绑定到：0.000000 - 类型：float参数REF_JITTER1绑定到：0.010000 - 类型：float参数REF_JITTER2绑定到：0.010000 - 类型：float INFO：[Synth 8-256]完成合成模块
'MMCME2_ADV'（38＃1）[/opt/Xilinx/Vivado/2014.1/scripts/rt/data/unisim_comp.v:15994]
我该如何解决问题？
还有什么（但是MMCM / PLL）可以保持DONE不被Zynq断言？
或者，即使使用STARTUP_WAIT（“FALSE”），MMCM可以阻止DONE还有其他条件吗？
安德烈菲利波夫
Elphel，Inc。