完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用ZC702评估在P21引脚上输出信号,但在实现过程中会显示以下警告,
RE:无法在站点P21找到实例'system_i ...',非法站点,无法在IO站点上放置FF / Latch 然后在实现后移除输出信号。 输出信号是FF的输出。 怎么了? |
|
相关推荐
1个回答
|
|
您在单独的帖子中发布了两个非常相似的问题,下次请将它们合并。
> RE:无法在站点P21上找到实例'system_i ...',非法站点,无法在IO站点上放置FF / Latch 在这种情况下,您有一个应用于寄存器的引脚位置约束(P21),这是不允许的,因为只能在此位置放置一个IO。 如果要将寄存器放在IO旁边的IOB中,则应在寄存器元素上使用IOB = TRUE约束。 >然后在实现后移除输出信号。 输出信号是FF的输出。 从你的其他帖子 > [约束18-5]不能在站点L17找到终端'system_i ...',信号....既不单也不差 我认为这两个问题的根本原因是您的设计中没有插入IO缓冲区。 可能是由于在XST中禁用此功能或使用预先合成的核心。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2408 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
719浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-2 18:15 , Processed in 1.223011 second(s), Total 48, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号