[问答]

为什么zc702 ddr原理图中DQ [31：0]信号要按原样连接？

1909 ZC702 引脚原理图

问答对人有帮助，内容完整，我也想知道答案 0 我正在研究一种新设计，我正在使用zc702设计作为参考。根据xtp185-zc702-schematic-ref1-1.pdf：Page9，Page16,17,18,19 xc7xz020clg484引脚D1是DDR3_DQ0：但它连接到U66.DDR3_DQ3 还有很多其他DQ引脚奇怪地连接在一起。这是一个设计问题吗？或者这是其他事情发生在这里。为什么DQ [31：0]信号按原样连接？为什么不将FPGA.DQ [7：0]连接到DDR3.DQ [7：0]？我检查了“The Official Pinout”xc7z020clg484-pkg.txt我能相信这个吗？ Stan Schekall 0
2019-9-19 09:03:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报汪海源相关推荐 • 为什么ZC702 FMC中的某些引脚需要不连接？ 2218 • 如何率板zc702？ 1123 • 请问ZC702适用于Zynq7010吗？ 2487 • ZC702 pmod端口转换数据失真 1435 • 请问如何将zynq zc702 FPGA连接到示波器？ 2452 • ZC702 I2C器件访问探测失败该怎么处理？ 1138 • 请问为什么Vivado 2017.1无法连接ZC702板？ 1878 • 请问我的zynq是否在zc702板上坏了？ 2118 • 在zc702中没有i2s 1331 • 请问将cyu*3kit-003+cyu3acc-005连接到xilinx zc702 fmc1要考虑电压吗？ 1348* 1个回答

答案对人有帮助，有参考价值 0 嗨，根据JEDEC DDR3和MIG规范，DQ信号可以在字节通道中交换。这是允许的，不会产生任何问题，这只是为了路由可行性和更好的SI。有关放置规则的7系列，请参阅UG586设计指南DRR3部分您可以信任该站点中给出的引脚排列并安全地继续，但是除非您的电路板物理需求，否则您的电路板上的DQ路由不一定需要进行交换，这将由电路板设计人员知道有关引脚交换的更多视图，请参阅下面的相关主题 http://forums.xilinx.com/t5/Spartan-Family-FPGAs/DDRx-Layout-MIG-pin-swapping-and-Time-Delay/td-p/162006 http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/Spartan-6-DDR2-Swapping-data-pins/td-p/133472 希望这可以帮助问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

2019-9-19 09:25:16 评论举报张奥