完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我正在使用ZC702（XC7Z020-1CLG484C）评估板并在ZYNQ的CAN控制器上进行工作，但它不能正常工作。当我测试硬件时我可能做错了并不是不可能的但重点是 ，我用“xcanps_polled_example.c”（canps v1_01_a），然后是“xcan_polled_example.c”（驱动程序示例应用程序can_v2_00_a - 检查CAN总线通信 - 两个驱动程序都失败了（总线上没有生命迹象） - 当我 试图在XCan_EnterMode函数中将模式改为XCAN_MODE_LOOPBACK到XCAN_MODE_NORMAL。似乎是ZYNQ CAN控制器处于非活动模式或者编程不正确，因为我检查了TXS104E - TJA1040链条工作正常。我已经仔细检查了MIO_PIN_46（slcr）MIO_PIN_47 （slcr），CAN_CLK_CTRL（slcr）初始化期间BSP文件中的寄存器值，ZC702原理图，Xilinx Platform Studio中的引脚分配一切正常..也许驱动程序的示例仅在环回模式下工作？我有 在Xilinxs的文档，论坛中寻找有关此问题的信息 - 无处不在。 有没有人对这个问题有所了解？ 想法？ 提前致谢。 任何信息都会有帮助。 问候。 
0
|
|
相关推荐
9个回答
|
|
|
大家好，
我已经解决了这个问题。 重点是TJA1040 CAN收发器处于StandBy模式并切换到NORMAL模式，STB引脚需要设置为低电平。 为此，我将连接STB引脚的PS_MIO9的低电平设置为低电平。 在原帖中查看解决方案 |
|
|
|
|
|
不确定我是否可以提供帮助。
我确实移植了can_v2_00_a代码tp u-boot，我可以成功运行selftest代码。 selftest是一个内部环回。 对于外部环回，我使用轮询代码作为基础。 硬件似乎确实有效。 |
|
|
|
|
|
感谢您的回复！
但是你是怎么检查它的。 如果您通过说外部环回来表示相同的LOOPBACK模式 - 一切都可以。 在正常模式下，我在总线上没有信号。 我用来测试另一个正常工作的CAN控制器。在ZC702上，只需每隔1秒将CAN帧发送到其他控制器。 要检查ZC702 CAN控制器的内部状态，调用XCan_GetBusErrorStatus函数，它会返回“位错误”。 Normaly即使ZC702也看不到其他CAN控制器 - 上面提到的功能会返回 - ACK错误。 我开始认为ZC702硬件有问题，但要完全检查我手头没有诊断工具。 |
|
|
|
|
|
自从我使用ZC702板以来已经过了几个月。
记错。 我想我的外部环回代码是基于xcan_selftest.c中的内部环回代码。 我将代码参数化为在指定的一个端口实例上发送并在另一个指定的端口实例上接收。 内部环回首先在一个端口上设置XCAN_MODE_LOOPBACK，并将该端口用于发送和接收。 外部环回在两个端口上使用XCAN_MODE_NORMAL，并使用一个端口进行发送，另一个端口用于接收。 然后反转发送和接收端口。 我将两个端***叉连接在一起。 消息从一个端口到达端口。 拉线导致失败。 对我来说，我只需要验证CANBus引脚的连接性。 也许。 SW堆栈不足以与“真正的”CANBus设备通信。 我依稀记得CANBus网络需要一些非常严格的时序考虑因素。 |
|
|
|
|
|
|
|
|
|
|
|
大家好，
我已经解决了这个问题。 重点是TJA1040 CAN收发器处于StandBy模式并切换到NORMAL模式，STB引脚需要设置为低电平。 为此，我将连接STB引脚的PS_MIO9的低电平设置为低电平。 |
|
|
|
|
|
嘿，
我有相同的CAN BUS使用问题。 我正在使用Zynq板CAN总线接口，它不能从/向外发送/接收帧。 我使用了轮询示例进行了修改（从Loopbakc模式更改为Normal模式），并且还更改了波特率配置。 在XPS Zynq PS配置 - > CAN0-> MIO CLK是必要的，将MIO9 IO引脚分配给MIO CLK ?? 有人成功使用Zynq板CAN接口从/向外部设备发送和接收帧？ 谢谢。 |
|
|
|
|
|
如何将MIO9引脚设置为低电平？
|
|
|
|
|
|
XGpioPs_SetDirectionPin（＆amp; gpio，9,1）;
XGpioPs_SetOutputEnablePin（＆amp; gpio，9,1）; XGpioPs_WritePin（＆amp; gpio，9,0）; |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
754浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2401
评论
淘帖
1031
