完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
等長主要是讓SI特性好,多個訊號線一定有共模和差模的部分,但共模傳輸的方式易受噪音干擾,所以在高速介面上(例如Flash/RAM/USB/PCIE等等)都是使用差模方式來做傳輸,即差分訊號輸入,經過走線最後在端點的差分放大器放大,因為差分放大器會將共模的地方疊加並消除,所以加在其上的共同噪音也跟著消除了,因此剩下差模的成分被放大成為有效訊號在給另一端裝置/外設做處理,這就是整個脈絡
所以回過頭講等長這個議題時候,基礎理論在於電磁學的阻抗匹配,實務上我們無法每條走線都詳細計算阻抗,現實干擾因素很多,因此EDA工具多半幫你做模型化後的估計並分析,在Cadence中就是SI了,訊號越完整代表訊號正確無誤,更加可靠,可參考下面這篇文章不錯 http://archive.ednchina.com/bbs.ednchina.com/BLOG_ARTICLE_3010632.HTM 以上供參考 |
|
|
|
等长是说数据线与数据线等长,地址线与地址线等长,时钟线分别要等长
这个长度需要考虑到阻抗匹配,不同的标准(DDR2/DDR3)有不同的阻抗要求和线长要求,慢速信号线(100MHZ以下)可以不管 |
|
|
|
|
|
|
|
过来学习一下
|
|
|
|
云汉达人
为啥要等长 1. 差分信号,这两个信号相位必须是180°差,但是,如果不等长,一个走了1m,一个2m,那么到终点可能两个信号相位差不是180,甚至可能0,这样信号就抵消了,所以必须等长 2. 多路信号,特别数字信号,比如有两根线,每一条都是0 1 翻转的,如果不等长,很有可能一个快一个慢,这样到终点就出现了误码 所以要等长,但不是严格的,可以有误差(协议有说明) 等长线为啥有最大长度 所有信号都是从前一级输出流向后一级输入,但是,线越长,电阻,电容越大,对前一级输出驱动能力要求越高,信号引入的噪声和变形也越严重。所以为了确保信号质量,一定会规定一个最大长度 综上,现有的规范都规定好了,你现在知道了为啥这么规定,剩下的就是招办就行了 |
|
|
|
只有小组成员才能发言,加入小组>>
795 浏览 0 评论
1154 浏览 1 评论
2530 浏览 5 评论
2863 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2713 浏览 6 评论
keil5中manage run-time environment怎么是灰色,不可以操作吗?
1079浏览 3评论
195浏览 2评论
461浏览 2评论
374浏览 2评论
M0518 PWM的电压输出只有2V左右,没有3.3V是怎么回事?
455浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 15:16 , Processed in 1.102362 second(s), Total 88, Slave 69 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号