完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
请教大家一个问题。 芯片采用的差分线传输数字数据，芯片输出一共有10对LVDS差分走线，两对时钟，8对数据线。 
截图是芯片手册中提到的内容。 截图是芯片手册中提到的内容。问题1：它是说明每一对之间相差长度吗？我举例解释一下：比如说AD1_P AD1_N 与 AD2_P AD2_N 这两对之间的差距小于150mil？还是还是一对差分线中的P线和N线的相差长度小于150mil？ 问题2：我在PCB布线上遇到了难题，不知道要保证每对等长需要的长度差限制范围。频率是120MHz。 而且每对差分线保持等长应该也有长度差的容量吧，不然我无法保持两根线平行了，比如下图。 截图是芯片手册中提到的内容。
0
|
|
相关推荐
17个回答
|
|
|
我目前是严格保证每对每一根线长度均相等的。无论是一对中两根线，还是每对线，都是同一个长度。但是布线上会有不能平行等距。120MHz频率应该不是很快吧？不知道该怎么处理布线这个问题。
|
|
|
|
|
|
150mil是指每对差分线之间的误差，P和N之间的误差不超过15mil就可以了。你这个走法是不行的，P和N要尽量保证等宽等间距，等长更重要。对与对之间没有必要平行等间距。
|
|
|
|
|
|
1、8个通道的数据对应同一个随路时钟（随路时钟也是差分线输出的），150mil误差是±150mil吗？是不是最大允许8对差分线误差范围为300mi以内？。 2、还有再要请教您的就是，120MHz频率的数据不是很快吧，P和N端差距最大可以有多少？是否也是按照150mil来的？P和N这一个差分对中的两根线为了要连到FPGA的引脚上保持等宽等间距是做不到等长的，为了达到您提的误差不超过15mil，我的布线方式除了我一开始给出的图这种可以保持15mil以内，再就是蛇形走线了。
但是这种走线我之前没这么尝试过，不清楚是否会出现信号干扰问题？ 3、目前我又做了一个每对在150mil差距内的布线，但是不能够保持您说的那种P和N在15mil误差内，一共20对差分线，P和N最大相差50mil其他的大概在20、30mil以内。是否可行？但是这种走线我之前没这么尝试过，不清楚是否会出现信号干扰问题？
4、差分布线所谓的阻抗匹配您知道什么意思嘛？如何解决这个问题？仅仅是通过布线吗？
硬件刚入门，非常感谢您的回复！ |
|
|
|
|
|
你说的那些我不懂，但是一般电力系统可以通过串联或者并联一个电容或者是电抗来调整整个线路的阻抗值，比方你说的两条比较相近的线路之间里的太近的时候，这两条线路之间相当于接了一个电容，如果线路过长线路本身就相当与一个电容，如果线路过宽相当于加大了整条线路的阻抗，如果具体要怎么测量线路之间的阻抗可以这样，将2条线路的末端用一个固定的电阻连接起来，（线路不能有其他支路连接点），然后通入一定电压和频率的交流电，得到一个阻抗，然后在让电阻并连一个已知电容值（F）或者电感值（H）的元件，在测量阻抗值，得到结果后根据串并联关系和计算方法计算得到两条电路的关系，具体是电容性质的还是电抗性质的。
|
|
|
|
|
|
120M的周期为8.3ns，所以上升下降可能在3ns左右对吧，而电1ns能跑的距离约为20公分，所以P/N之间有点落差在120M的系统中影响不是很大的，甚至不太需要拉等长··· (^^) 反倒是系统中那么多对差分线同时动作，彼此的干扰会比较严重，所以每对线之间的距离要留出来，驱动芯片的电源也要保持干凈呗。
|
|
|
|
|
|
1>布的每条线都要做阻抗控制（比如100欧的差分布线方式----100欧阻抗控制怎么做？）
2>所有的走线要等长对称，推荐布线长度差控制在150mil之内 3>差分布线一般让EDA自动布线，自动布线可以做到平行和尽量等长 4>觉得这个说明书说的是所以的LVDS走线要做到上面的几条，而不是单限每对线 |
|
|
|
|
|
差分线没必要做的平行，但是要等长，等长非常重要。一般情况下差分线的走法是缠绕等长。USB的2根信号线就是差分线，你可以参考网上USB的走法。
|
|
|
|
|
|
我有想过用差分自动布线的，但是在FPGA内部的走线中不能够按照自动布线去走，所以自己又改回来手动布的线。
|
|
|
|
|
|
1. 差分线一般都要做阻抗控制，通常是按差分阻抗100 Ohm设计。设计时需要知道PCB的材料参数和叠层结构，以计算线宽和线间距。
2. 每组差分线的两根线尽量做到等长度，对称。 3. 每组差分线中的两根线长度如果实在做不到等长，则应尽量保证长度差小于150mil。 |
|
|
|
|
|
感谢您的回复。请教一下，那么多对差分线同时动作，彼此的干扰是不是会很大？我两根差分线采用的紧贴的方式。每对差分线之间中心距离相距大概40mil。是不是还是贴着太近了？
|
|
|
|
|
|
每英寸180ps，计算下120M的系统，即使使用上下沿处理，差不多4ns每周期。
因此，线对间等长150mil可以满足要求。PN间保持100mil以内的差距就可以了。 从建立和保持时间上分析即可得到结论。 |
|
|
|
|
|
差分线一般要保持等长，实在做不到也要保证N和P在5mil以内，可以走蛇形走线来调整长度。差分线需要做100ohm或者90ohm的阻抗，这个主要是芯片内部制造工艺的时候有一个50ohm左右的阻抗，所以为了保证信号完整性需要走线做到100ohm阻抗来保证线路上的阻抗一致，如果不一致就可能产生干扰，信号反射的现象，越高频反射越厉害
|
|
|
|
|
|
感谢楼主分享，谢谢大佬的资料。。。
|
|
|
|
|
|
对内做等长，tolerance控制取决于信号频率及芯片要求，120M的频率要求肯定很宽松，甚至不用太可以控制等长了，但注意尽量保证平行等间距；对间没有等长要求，但要注意远离，上面有大佬提到的，那么多差分对同时工作，彼此拉开距离可以有效减少串扰风险
|
|
|
|
|
|
它说的是这些对LVDS之间误差在150mil之内，看你题目中写的LVDS中有10对差分线，每对差分线的P与N应该保持5mil以内等长
|
|
|
|
|
|
不错，很好的经验分享，辛苦麻烦了，欠缺这方面的资料，非常感谢。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
自己设计了一个PCB板，一开始还能识别到芯片并且烧录程序，但是用几次后，就识别不到芯片了，并且无法烧录程序
1842 浏览 0 评论
AD覆铜时怎么能覆到导线上和焊盘上，使导线变宽 焊盘的铜变大？
4298 浏览 3 评论
1396 浏览 3 评论
关于AD24 pcb板复制到一个地方，会出现铺铜的多边形轮廓，怎么处理？
5391 浏览 2 评论
5045 浏览 1 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
58455
评论
淘帖
26787
赞
