led在转换期间有时会发生变化，有时候它们会被冻结是为什么？

您好，我正在使用Virtex 5 XC5VLX50T产品，试图合成这个简单的代码：
库ieee;使用ieee.std_logic_1164.all;使用ieee.numeric_std.all;
entity top是Port（clk：in std_logic; rst：in std_logic; led：out std_logic_vector（7 downto 0）; sw：in std_logic_vector（7 downto 0））; end top;
架构top的行为是信号temp：unsigned（26 downto 0）：=（其他=>'0'）;开始
如果clk'event和clk ='1'那么led（0）led（7 downto 1）进程（clk）开始，如果sw（1）='1'则temp结束if;
万一;
结束过程;
结束行为;
我在ucf文件中连接了LED和开关：
#LED PINSNET led（0）LOC =“AG8”;
＃|
IOSTANDARD = LVCMOS25;
#Bank 3，Vcco = 2.5V，无DCINET led（1）LOC =“AH8”;
＃|
IOSTANDARD = LVCMOS25;
#Bank 3，Vcco = 2.5V，无DCINET led（2）LOC =“AH9”;
＃|
IOSTANDARD = LVCMOS25;
#Bank 3，Vcco = 2.5V，无DCINET led（3）LOC =“AG10”;
＃|
IOSTANDARD = LVCMOS18;
＃LVDCI_18;
#Bank 21，Vcco = 1.8V，DCI使用49.9欧姆电阻器NET（4）LOC =“AH10”;
＃|
IOSTANDARD = LVCMOS25;
#Bank 3，Vcco = 2.5V，无DCINET led（5）LOC =“AG11”;
＃|
IOSTANDARD = LVCMOS18;
＃LVDCI_18;
#Bank 21，Vcco = 1.8V，DCI使用49.9欧姆电阻器NET（6）LOC =“AF11”;
＃|
IOSTANDARD = LVCMOS18;
＃LVDCI_18;
#Bank 21，Vcco = 1.8V，DCI使用49.9欧姆电阻器NET（7）LOC =“AE11”;
＃|
IOSTANDARD = LVCMOS18;
＃LVDCI_18;
#Bank 21，Vcco = 1.8V，DCI使用49.9欧姆电阻
#onBoard SWITCHESNET sw（0）LOC =“J19”;
#Bank = 3，引脚名称= IO_L3N_GC_3，Sch名称= SW0NET sw（1）LOC =“L18”;
#Bank = 3，引脚名称= IO_L1N_CC_GC_3，Sch名称= SW1NET sw（2）LOC =“K18”;
#Bank = 3，引脚名称= IO_L3P_GC_3，Sch名称= SW2NET sw（3）LOC =“H18”;
#Bank = 3，引脚名称= IO_L0N_CC_GC_3，Sch名称= SW3NET sw（4）LOC =“H17”;
#Bank = 3，引脚名称= IO_L0P_CC_GC_3，Sch名称= SW4NET sw（5）LOC =“K17”;
#Bank = 3，引脚名称= IO_L1P_CC_GC_3，Sch名称= SW5NET sw（6）LOC =“G16”;
#Bank = 3，引脚名称= IO_L2N_GC_VRP_3，Sch名称= SW6NET sw（7）LOC =“G15”;
#Bank = 3，引脚名称= IO_L2P_GC_VRN_3，Sch name = SW7
但经过综合和测试，它显示出奇怪的行为。
led在转换期间有时会发生变化，有时候它们会被冻结。