完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我有一个Virtex-5设计,我试图利用POST_CRC = ENABLE约束进行SEU检测。 编程后,INIT_B引脚在我预期为高电平时立即转为低电平。 我的.UCF文件包含以下3行 CONFIG POST_CRC = ENABLE; CONFIG POST_CRC_SIGNAL = INIT_AND_FRAME_ECC; CONFIG POST_CRC_SOURCE = PRE_COMPUTED; V-5配置为selectMAP从机模式,由外部控制器配置,存储在EEPROM中的.bin文件。 但是,如果我通过JTAG接口进行编程,INIT_B将立即转换为低电平。 配置完成后,CCLK始终提供给V-5,并且在构建编程文件时设置selectMAP引脚持久选项。 我知道如果在配置期间出现CRC错误,INIT_B引脚可以驱动为低电平,但我检测到DONE引脚变为高电平且FPGA似乎正在按预期运行,因此我不认为这是问题所在。 是否存在任何可能导致INIT_B引脚无法按预期运行的约束? 谢谢, -Heber |
|
相关推荐
1个回答
|
|
H,
可能是配置中有一个坏位(测试转义)。 这种情况很少发生,当发生这种情况时,配置后的CRC总是失败。 有时它会工作几分钟,有时会立即失败,有时会在几小时内失败。 您可以通过下载xapp864(SEM IP)来确认这一点,它将找到该位,并给出其地址(如果您是如此倾向)。 或者您可以请求RMA获取替换设备(我们希望收集这些少数测试转义,以便我们可以改进我们的测试程序以便在它们发货之前捕获它们)。 如果这是XUP板,请联系您学校的XUP联系人(或直接发送电子邮件给XUP)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 01:05 , Processed in 1.209465 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号