完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗯.... 250MHz 50％占空比时钟具有2nS脉冲宽度。
不过，我认为你可以做到比600mV更好。 只是为了进行健全性检查，您的示波器和探头的带宽是多少？ 如果它们不是至少1GHz，您可能会看到由于您的测试台导致的一些衰减。 你是如何从FPGA驱动250MHz时钟的？ 经典方法是使用ODDR输出单元。 这是你在用什么？ 你有任何支持LVCMOS33的输出引脚，与250MHz LVCMOS18输出相比较吗？ 附： - 下一次，考虑LVDS（差分）信号的速度超过200MHz。 你同意吗？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
S，
除了你已经收到的建议，下载一个免费版本的os spice，并运行一些模拟。 将IO引脚建模为完美的脉冲电压源，上升和下降时间约为300皮秒。 使用与其串联的20至50欧姆电阻来模拟输出阻抗。 然后用10pf，20pf，50pf等加载“IO引脚”，通过传输线运行，驱动一些电阻负载等，看看会发生什么。 这将使您了解正在发生的事情。 可能，您正在研究示波器没有足够的带宽来测量您想要测量的信号，信号完整性差（阻抗不匹配，'示波器上的接地引线太长等）。 IBIS文件确实提供了（以ASCII格式）重要的驱动程序信息，可以将其放入简单的spice模拟中，如上所述。 更高级的spice版本也会读取IBIS模型（hspice）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
我不太确定您是否可以使用示波器观察此信号。
LVCMOS引脚可能存在阻抗匹配问题或驱动电流不足问题。 如果您的电路板上有任何绿色LCD，则LCD上必须有一个LVCMOS-TTL电平转换器，因此您可以将其数据引脚用作TTL输出。 我使用它们，我从这些引脚中得到雷达触发信号（100Khz占空比为％0.5-50ns脉冲长度） 确保在顶层设计文件中使用OBUF原语（在unisim-hdl库中找到）来获取芯片外的信号，并且在该引脚的UCF文件中应将SLEW RATE设置为FAST。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2437 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
764浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
378浏览 1评论
1971浏览 0评论
688浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1714
评论
淘帖
1514
