[问答]

如何将设计格式从GTECH库更改为可靠的* .edif格式？

2317

问答对人有帮助，内容完整，我也想知道答案 0 你好朋友，我正在寻找一些方法来合成Virtex 5 FPGA的GTECH映射设计（* .ddc，synopsysdesign编译器网表格式）。（我没有RTL代码） Xilinx是否提供了与synopsysdesign编译器一起使用的任何类型的库（就像Altera为其设备提供的那样）？如果没有，我如何将设计格式从GTECH库更改为可靠的* .edif格式，以便与ISE合成？任何建议都是好的。 0
2020-6-13 10:30:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报刘婷相关推荐 • 如何将分区格式从MBR更改为GPT？ 362 • 请问如何将字符串改为小驼峰格式？ 13965 • 如何更改verilog源文件的默认编码格式？ 5277 • 如何将字符串格式的数字改成unsigned int 格式的 2502 • 请问NDEF格式数据如何从PC发送到NFC设备？ 1733 • 如何将STM32大容量更改为中容量？ 1417 • Sensor如何将mipi端的设置为YUv格式？ 464 • N9000A EMI接收器y轴标记如何将这些神秘值更改为dBμV？ 1445 • 如何将3288 uart2更改为普通串口？ 588 • 请问如何在Vivado 2013.4中编辑自定义IP后更改HDL语言？ 2840 1个回答

答案对人有帮助，有参考价值 0 嗨， Synopsys DC专为ASIC而非FPGA而设计。曾经有一些对FPGA的支持，但我不知道几年前Synopsys DC FPGA是如何发展成为专门从事FPGA设计的独立产品。检查许可证是否可以使用。它应该带有所有必要的库。如果您查看Xilinx下载页面（http://www.xilinx.com/support/download/index.htm）并选择CAE供应商库和Synopsys选项卡，您可以看到它们提供的库是用于pre V4设备和一些非常旧版本的Synopsys工具。您应该将设计导出为verilog或VHDL网表，而不是使用EDIF。然后你可以使用一些聪明的文本过滤程序（最适合你的sed / awk / perl脚本）并用他们的xilinx原语对应物（例如unisims库）替换GTECH元素。如果设计正确并且设计中没有奇怪的宏，ISE应该能够合成它。相当一些工作要做，但我能建议的唯一解决方案。有一个很好的综合 Eilert

2020-6-13 10:39:05 评论举报陈舒斌