完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
键入verilog源文件时，我常常用中文单词注释代码。
但是有时候会出现一些乱码的问题，即不可读。 我认为这是由于编码格式。 是否可以将默认编码格式更改为其他通用格式，例如UTF-8，Uncoide等。 非常感谢你。 以上来自于谷歌翻译 以下为原文 When type the verilog source file, I used to comment the code with Chinese words. But sometime there will be some annoy problems as garbled, i.e. unreadable. I think it is due to the coding format. Is it possiable to change the default coding format to other universal formats, such as UTF-8, Uncoide and so on. Thank you very much. 
0
|
|
相关推荐
3个回答
|
|
|
目前，我们的英语版本仅处理罗马字符集。
我之前看到它有问题（不是这个问题，而是其他类似问题）。 我们有一个适用于多字节字符的日语版本，但我不知道这是否适合您。 请提交具有Xilinx技术支持的WebCase，以便我们以官方身份向您提交增强请求。 托尼 -------------------------------------------这个空间故意留空 以上来自于谷歌翻译 以下为原文 Currently, our English-language release only handles the Roman character set. I have see it have problems (not this exact issue, but other similar ones) before. We have a Japanese release that works with multi-byte characters but I do not know if this would work for you. Please file a WebCase with Xilinx technical support so that we can file an enhancement request for you in an official capacity. -Tony ------------------------------------------- this space intentionally left blank |
|
|
|
|
|
我已经为XILINX创建了一个Webcase，我被告知中文可以在ISEv11中用作评论。事实证明这是真的。但我不知道如何更改格式。
也许这是不可能的。 以上来自于谷歌翻译 以下为原文 I have create a webcase to XILINX and I am informed that chinese can be used as comment in ISEv11.. It's proved true. But I don't known how to change the format. Maybe it is not possible. |
|
|
|
|
|
yanzhisheng，
那么“改变格式”是什么意思呢？ 我原来的评论是基于这样的理解：“格式”是指源文件的编码。 托尼 -------------------------------------------这个空间故意留空 以上来自于谷歌翻译 以下为原文 yanzhisheng, What do you mean by "change the format" then? My original comment was based on the understanding that by "format" you mean the encoding of the source file. -Tony ------------------------------------------- this space intentionally left blank |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2413 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5243
评论
淘帖
1241
