完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
从桌子上方的UG203：
VCCO电容列为每个40引脚I / O bank的数量（两个20引脚I / O bank可共享为一个40引脚I / O bank指定的电容）。 FF665具有360个I / O引脚/ 40 = 9个有效存储区，9 + 1 + 1 = 11个电容。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
奥斯汀，
我不确定你是什么意思。 我确实在我的问题中提到了这个包：FF665。 查看文档，该软件包似乎有12个VCCO输入。 这些是：VCCO_0,1 2 3 4 11 12 13 15 16 17 18.总共12个。 |
|
|
|
|
|
Bank 0是专用配置引脚bank。
它不是I / O银行。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
从桌子上方的UG203：
VCCO电容列为每个40引脚I / O bank的数量（两个20引脚I / O bank可共享为一个40引脚I / O bank指定的电容）。 FF665具有360个I / O引脚/ 40 = 9个有效存储区，9 + 1 + 1 = 11个电容。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢，现在有道理了。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
717
评论
淘帖
2656
