完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果想实现3路计时的设计应该怎样设计··· ? 如果在FPGA内部计时1ms到30ms 或者 1ms到2s 外围晶振应该怎样选取··· 希望知道的大哥们能指点我下·· 毕业设计头疼啊 |
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
|
这个和外围晶振没有关系
|
|
|
|
|
|
|
|
云汉达人
外面的晶振没关系,如果相对准的话建议: 1.在FPGA内部使用PLL,这样出来的时钟会比你单个晶振作为时钟准 2. 分频非常简单,就可能奇数分频难写,也没关系,2n+1,2n-1就行了,你百度下,不难 3. 看你分频精确程度,只是短时间计时的话误差点没关系 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
793 浏览 0 评论
1152 浏览 1 评论
2528 浏览 5 评论
2861 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2711 浏览 6 评论
keil5中manage run-time environment怎么是灰色,不可以操作吗?
1072浏览 3评论
195浏览 2评论
457浏览 2评论
370浏览 2评论
M0518 PWM的电压输出只有2V左右,没有3.3V是怎么回事?
455浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 02:08 , Processed in 1.158658 second(s), Total 89, Slave 69 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号