完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
2个回答
|
|
您可以使用ICAP更新新bistream的WBSTAR地址位置,然后发出IPROG命令强制FPGA重新配置。
请参阅以下论坛帖子: https://forums.xilinx.com/t5/Configuration/Exchange-mcs-file-while-running-fpga/m-p/881490#M9527 我希望这有帮助。 |
|
|
|
谢谢@mikerI可能不需要更新WBSTAR(尽管能够做到这一点很好),但是发布IPROG的可能性正是我想要的。
|
|
|
|
只有小组成员才能发言,加入小组>>
2220 浏览 7 评论
2643 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2125 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2248 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
494浏览 1评论
1578浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2219浏览 0评论
545浏览 0评论
1711浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-2 23:20 , Processed in 1.177140 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191