完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好@ lalithkumar
所有在Vivado上市的名单都经过官方测试。 MT25Q是一个不错的选择，因为其他SPI闪存会受到EOL的影响。 有关详细信息，请参阅以下链接。 https://www.micron.com/resource-details/720e1570-15d9-4ef4-8c45-4bd133915f0b 您可以在UG470中找到原理图示例，其他详细信息也可以在本文档中找到。 如果您对SPI闪存有任何特定的技术问题，请随时告诉我们。 -------------------------------------------------- ------------------------------------------请将帖子标记为答案“ 接受作为解决方案“万一它有助于解决您的查询。如果帖子引导到解决方案，请给予赞誉。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 |
|
|
|
|
|
你好@ lalithkumar
所有在Vivado上市的名单都经过官方测试。 MT25Q是一个不错的选择，因为其他SPI闪存会受到EOL的影响。 有关详细信息，请参阅以下链接。 https://www.micron.com/resource-details/720e1570-15d9-4ef4-8c45-4bd133915f0b 您可以在UG470中找到原理图示例，其他详细信息也可以在本文档中找到。 如果您对SPI闪存有任何特定的技术问题，请随时告诉我们。 -------------------------------------------------- ------------------------------------------请将帖子标记为答案“ 接受作为解决方案“万一它有助于解决您的查询。如果帖子引导到解决方案，请给予赞誉。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
@zhendon谢谢你的回复。我的第一次尝试是怎么回事.i.e。
“我们正在使用Artix7 50t FPGA。由于板载空间限制，我们计划连接512 Mb Quad SPI / BPI闪存，用于FPGA配置以及用户数据接口/访问。是否可能？如果是，那么关心我们 应该采取 ？ ” |
|
|
2020-6-9 15:30:37
评论
|
|
|
你好@ lalithkumar
是的，您可以将自己的数据存储在配置闪存中，并在配置后访问闪存。 对于A7器件，CCLK引脚是专用配置引脚，您需要在设计中使用实例化的startupe2原语。 您可以在UG470 Pg 91（V1.11）中找到该原语的描述。 用于间接控制外部CCLK引脚的端口名为USRCCLKO。 希望这可以提供帮助。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
@zhendonthank你，我将通过doc.UG470。
|
|
|
2020-6-9 15:55:18
评论
|
|
|
你好@ lalithkumar
是的，UG470是个不错的开始。 如果您没有足够的时间浏览整个文档。 您可以从SPI部分和Startup原始部分开始，这些部分主要与您的问题相关。 无论如何，如果您有任何其他问题，请随时告诉我们，我们将帮助您解答问题。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
对于SPI，请查看下面的xapps。
两者都处理配置后向SPI写入数据（在一种情况下比特流。但这实际上只是在一天结束时的数据）： https://www.xilinx.com/support/documentation/application_notes/xapp1280-us-post-cnfg-flash-startupe3.pdf https://www.xilinx.com/support/documentation/application_notes/xapp1191-spi-flash-programming.pdf |
|
|
|
|
只有小组成员才能发言，加入小组>>
2321 浏览 7 评论
2733 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2368 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
653浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
462浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
222浏览 1评论
668浏览 0评论
1860浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1786
淘帖
1740
