完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
实际上我正在使用virtexII（RC300板），我已经在我的Handel C代码中声明了两个块ram： ram unsigned 9 R1 [1520] with {blcok =“BlockRAM”}; ram unsigned 9 R2 [1520] with {blcok =“BlockRAM”}; 未签名的9 b; 首先，我用一些值初始化我的Block Ram R1 现在我将Ram R1的值复制到Ram R2中 for（i = 0; i on block。“ 这个警告意味着什么以及如何解决这个问题。 请回复 
0
|
|
相关推荐
3个回答
|
|
|
嗨shalini，
发出这些警告是因为你既没有使用奇偶校验位，也没有将它们绑定到任何值0或1，所以prort未定义，这就是为什么会出现警告。 因此，您可以将这些引脚绑定到特定值，例如0，因此端口是定义的。 此外，如果这些奇偶校验位在您的设计中没有任何用处，您可以放心地忽略这些警告，因为它们是无害的。 我希望这对你有所帮助。 -Pancham。 在原帖中查看解决方案 |
|
|
|
|
|
嗨shalini，
发出这些警告是因为你既没有使用奇偶校验位，也没有将它们绑定到任何值0或1，所以prort未定义，这就是为什么会出现警告。 因此，您可以将这些引脚绑定到特定值，例如0，因此端口是定义的。 此外，如果这些奇偶校验位在您的设计中没有任何用处，您可以放心地忽略这些警告，因为它们是无害的。 我希望这对你有所帮助。 -Pancham。 |
|
|
|
|
|
实际上，警告意味着奇偶校验输入已连接并使用，但不知何故奇偶校验输出不是。
由于所有路径都是9位（如果我正确读取），我不明白为什么会发生这种情况，除非它只是抱怨R2的输出，而这些输出在原始帖子的代码片段中没有使用。 也许看看R2的使用会有助于找到警告背后的原因？ - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1079浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
438浏览 1评论
2000浏览 0评论
723浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
973
评论
淘帖
2891
