完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
1个回答
|
|
你好......我会尝试给你一些步骤,但我不知道我是否能真正帮助.1)当你生成乘数时,Coregen会创建一个vhdl包装器,你必须使用它来模拟它(比如说mult22x22。
2)您必须创建自己的vhdl文件(让我们称之为testbench.vhd),它将调用Coregen创建的mult22x22组件。 测试平台还必须为mult22x22(a,b,clk,...)提供适当的输入并读取相应的输出并检查其正确性.3)然后打开Modelsim,创建一个新项目(File-> New-> Project )并添加上面提到的两个vhdl文件(将项目添加到项目 - >现有文件,或右键单击Workplace窗口并添加到项目 - >现有文件)4)映射XilinxCoreLib库(Workplace-> Library,右键单击New - >库,现有库的映射,浏览到编译XilinxCoreLib库的位置。您必须确保已正确编译XilinxCoreLib,因为它非常重要。 你可以阅读很多关于库编译问题的帖子.5)编译两个vhdl文件6)模拟 - >开始模拟 - >设计 - >工作 - >测试平台用分辨率ps这些是一般步骤。如果你还有问题请告诉我 我们将看到我们能做什么希望这有帮助... GeorgeMessage由gtze编辑于04-23-2008 03:20 PM |
|
|
|
只有小组成员才能发言,加入小组>>
2389 浏览 7 评论
2805 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2272 浏览 9 评论
3346 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2440 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
769浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
390浏览 1评论
1976浏览 0评论
693浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-1 09:17 , Processed in 1.102464 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号