完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
3098
|
嗨伙计，
什么表明下面粘贴的严重警告？ [Synth 8-5744]在顶层模块design_1_wrapper中没有为引脚fdata_out [14]创建Inout缓冲区，其他连接可能没有缓冲区连接 如何从这个严重警告中解脱出来。 请任何人就此提出建议。 谢谢和最诚挚的问候 Vinod Sajjan 
0
|
|
相关推荐
3个回答
|
|
|
@vinodsajjan，
你能分享你的代码吗？ 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
嗨@ nupurs，
感谢您的支持。 我正在进行Vivado设计，这些关键警告在Vivado集成器设计中被中断。 在此设计中，连接了HLS IP块。 在这里，我正在附上这篇文章的vivado块设计截图。 请找到附件。 谢谢，最好的问候 Vinod Sajjan |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1145浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1937
