完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1535
|
正如它在tittle中所说，当我使用vivado 2016.1时。
vivado做了不完整的事情。 Fist.it在我的约束文件中将someuppercase改为小写，这个动作导致我的constain bacome unusebale。 喜欢这个： 我原来是这样的： set_property PACKAGE_PIN K3 [get_ports SWDIOTMS] set_property IOSTANDARD LVCMOS33 [get_ports SWDIOTMS] 但Vivado将其改为 set_property packge_pink3 [get_ports swdiotms] set_propertyiostandard lvcmos33 [get_ports swdiotms] 在时间常数方面更像这样 我创建了一个时钟名称HF_CLK，但它将其更改为hf_clk，但我使用HF_CLK作为下一个constain的源时钟。 这个问题导致我的项目混乱。 每次运行我的项目时，我都必须逐个检查每个大写字母。 你懂？ 每次！ 逐个！！！ 请问，有人解决这个问题吗？ 
0
|
|
相关推荐
3个回答
|
|
|
嗨@yinyadong，
您使用的是VHDL还是Verilog？ 如果您使用的是Verilog，您可能需要阅读UG901 p224： Case SensitivityVivado综合支持Verilog区分大小写，尽管可能存在名称冲突。•由于Verilog区分大小写，因此通过更改大小写，模块，实例和信号的名称在某种程度上是独特的。 °Vivado综合可以合成一种设计，其中实例和信号名称仅通过大写来区分。 当模块名称仅以大小写不同时，Vivado综合错误。•不要仅依靠大写来使对象名称唯一。 单独的资本化可能会导致混合语言项目出现问题。 - >检查项目目标语言是否为Verilog。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
2020-5-22 06:32:45
评论
|
|
|
|
|
|
2020-5-22 06:38:16
评论
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
719浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1002
