[问答]

为什么使用输出寄存器可以提高性能？

1003 BRAM

问答对人有帮助，内容完整，我也想知道答案 0 我阅读了xilinx关于BRAM的文档，我不明白我应该使用输出寄存器的原因。根据文件：请注意，每个可选的寄存器级都会为读操作增加额外的延迟时钟周期。 0
2020-5-22 09:39:06　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报李新美相关推荐 • 如何在高性能模式下配置LSM6DSOX呢 171 • ATtiny2313通用寄存器详解 1526 • 为什么块存储器没有Din的原始输出寄存器或核心输出寄存器？ 1660 • 讨论一下编程风格与技巧是怎样提高设计性能的？ 1753 • 请问怎么设计一种高性能集成电压比较器？ 972 • 时钟IC怎么满足高性能时序需求？ 1348 • 读取LIS2DW12上的CTRL1和CTRL6寄存器失败怎么办 252 • 如何利用FPGA开发高性能网络安全处理平台？ 3446 • 详解频率合成器高性能架构的实现 2118 • 什么是寄存器及寄存器映射？ 2656 1个回答

答案对人有帮助，有参考价值 0 嗨@ sarit8，来自UG473 p20： “可选输出寄存器通过消除CLB触发器的流水线延迟来实现流水线操作，从而提高了设计性能。为这些输出寄存器提供了独立的时钟和时钟使能输入。因此输出数据寄存器保持独立于输入的值注册操作。“ 问候，弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。

2020-5-22 09:46:48 评论举报李琴