完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1851
|
大家好，
感谢您的关注。 （这是我在论坛上的第一个主题〜） 我已经了解到Quartus II具有Logic Lock功能，这对于组中的设计人员来说非常方便，并且还具有时序优化功能。 我对vivado并不熟悉，我想知道在vivado中是否有像Logic Lock这样的功能。 我已经阅读了导航器的许多参考资料，但未能找到确切的内容。 如果存在，您可以分享相关文件吗？ 非常感谢〜 
0
|
|
相关推荐
3个回答
|
|
|
你的回答让我感到高兴，这真的很有用。
不幸的是，我遇到了另一个令人困惑的问题： 我的设计不满足合成器中的时间约束（200Mhz），就像这样 但是，在实现之后，时间摘要显示它满足约束。 喜欢这个 实际上，当我运行模拟时，会出现一些错误。 几天来，我一直在努力解决这个问题。 你能分享一下自己的观点吗？非常感谢你。 在原帖中查看解决方案 |
|
|
|
|
|
@zengshh，
欢迎来到Xilinx论坛！ 我只是用Google搜索，发现锁定逻辑只不过是将区域约束应用于设计。 在vivado中，这个概念被称为Pblock（物理块）。 检查以下视频，看看它是否有帮助： https://www.xilinx.com/video/hardware/design-analysis-floorplanning-with-vivado.html 由于您是Vivado的新手，我建议您查看在线培训材料，以便充分了解我们的工具。 https://www.xilinx.com/training.html --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
你的回答让我感到高兴，这真的很有用。
不幸的是，我遇到了另一个令人困惑的问题： 我的设计不满足合成器中的时间约束（200Mhz），就像这样 但是，在实现之后，时间摘要显示它满足约束。 喜欢这个 实际上，当我运行模拟时，会出现一些错误。 几天来，我一直在努力解决这个问题。 你能分享一下自己的观点吗？非常感谢你。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1346
