完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我的问题是行缓冲区的延迟(以时钟周期为单位)是多少?
这取决于内存控制器/设备的延迟。 这个设计的延迟(以时钟周期为单位)是多少? 他们的任何技术都可以减少延迟吗? 如果您不知道现在的延迟是什么,那么您认为需要减少什么? 他们的任何技术都可以减少延迟吗? 将BRAM用于您的线路缓冲区。 对于每行128个像素,这将是非常小的BRAM利用率惩罚。 www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 11:25 , Processed in 1.615829 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号