完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我的xdc有以下几行 set_property DIRECtiON INOUT [get_ports {ulpi_data [7]}] 合成时会发出严重警告 [Common 17-69]命令失败：无法更改连接端口的方向'ulpi_data [7]'[“C：/projects2/Dolby/prateek/DP2MIPI/xilinx/test1/v0p1/dp2mipi_v0p1/dp2mipi_v0p1.srcs/io_1.xdc” ：879] ULPI数据是一个INOUT端口，如下所示 inout [7：0] ulpi_data; 能告诉我为什么会出现这个错误吗？ 谢谢 Sujith 
0
|
|
相关推荐
3个回答
|
|
|
你好@ smiype
打开详细设计并验证端口是否定义为inout。 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
嗨@smiype，
你能给我们更多关于你的设计的信息吗？ 谢谢， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
请参考：http：//www.xilinx.com/support/answers/50917.html并检查该信息是否有用
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2433 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
763浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
377浏览 1评论
1971浏览 0评论
688浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
7910
评论
淘帖
3023
