[问答]

DC子模块中DCAH/DCAL DCBH/DCBL的极性是如何设置的？

2020-5-11 09:57:43 2511 epwm

0 在EPWM的DC子模块中： DCAH/DCAL DCBH/DCBL 分别可以选择 TZ1~TZ3 或者COMP1OUT~COMP3OUT作为输入。但是有个疑问，因为DCAH/DCAL DCBH/DCBL需要用TZDCSEL限定极性。那么DCAH/DCAL DCBH/DCBL的极性是如何设置的？因为TZ1~TZ3 或者COMP1OUT~COMP3OUT极性可能有很多种啊！是不是直接GPIO就直接设置了？ 0
2020-5-11 09:57:43　　评论淘帖0 举报相关推荐 • 如何设置SPI中的极性CPOL和相位CPHA 40 • 转子模拟诊断平台的设计中的电子电路设置 580 • 电子模块用的电源设计 0 • 如何设置电荷泵的极性？ 1170 • 西门子模块型号都代表什么意思 11879 • 系统模块与子模块的实例化设计 3735 • CPU卡水表电子模块的实现 5 • 汽车电子模块常用接口电路 7 • 顶层调用子模块的VHDL例程 0 • 汽车电子模块常用接口电路 2535 1 个讨论

0 Lzh, 如下图，以trip zone DC 事件DCAEVT1为例，它通过TZDCSEL.DCAEVT1来配置当DCAH，或DCAL分别为什么电平的时候，就会产生DCAEVT1事件，比如当DCAH为高电平，DCAL为低电平时就触发DCAEVT1事件，这个事件可以用来产生PWM同步信号、SOCA信号、TZ模块保护信号。而DCAH，DCAL可以为选择 TZ1~TZ3 或者COMP1OUT~COMP3OUT。所以只要相应的输入为高电平或低电平就好啦。至于怎么为高电平，完全是由电路中的保护信号来决定的啊。比如我让TZ1为一个电路中自己设计的保护信号，安全时一直为低电平，当出现过流时，TZ1就会高电平，如果DCAH选择TZ1的话，那么此时DCAH就会为高电平。 Eric - ERIC

2020-5-11 10:07:45 评论举报 1^# 冯敬宇