完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我是这个环境中的新手。 我想在xilinx sdk中模拟我的微膨胀器代码进行调试,但我没有硬件设置。 是否有任何方法(或工具)来模拟代码?感谢advanceNB:我可以听到模拟是可能的,但不知道如何。 |
|
相关推荐
4个回答
|
|
嗨@iamnova
这可以帮助您作为一个良好的开端。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_3/ug940-vivado-tutorial-embedded-design.pdf 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 在原帖中查看解决方案 |
|
|
|
你可以在这里找到资源https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0015-sdk-hub.htmlhttps://www.xilinx.com/support/documentation-navigation/design-hubs
/dh0050-zynq-7000-design-overview-hub.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
嗨@iamnova
这可以帮助您作为一个良好的开端。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_3/ug940-vivado-tutorial-embedded-design.pdf 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2219 浏览 9 评论
3297 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2369 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
660浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
466浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
231浏览 1评论
672浏览 0评论
1867浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-3 07:58 , Processed in 1.224540 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号