完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
这是我在这个社区的第一篇文章,我很高兴能加入这样一个伟大公司的社区论坛。 在这里,我想问一下我在FPGA设计中进行FFT处理时遇到的一些问题。 我仍然是FFT和HDL语言的初学者,我正在设计一个FFT核心,它采用来自XADC核心的采样数据的频谱。 到目前为止,我的ADC看起来工作成功,但我有一个错误的FFT核心,很可能是因为数据有效线。 你能帮助我并告诉我如何才能完美地控制这条线,因为ADC的每一个新数据都是如此? 因为我总是把它设置得很高但不幸的是它失败了。 那么请你告诉一个控制这条线和我的FFT核心的好方法。 请注意,我使用的最大采样频率约为1MSPS和DRP模式。 我希望如果有人可以帮助我,我会非常感激。 |
|
相关推荐
2个回答
|
|
欢迎登机!
您可以尝试FFT Streaming架构来获取连续数据,您可以先使用模拟。 Demo testbench提供了核心 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
谢谢先生
我已经在我的设计中使用流式I / O架构,因为我在实时模式下工作。 但我想知道我应该断言s_axis_tdata_valid线总是高,或者我应该如何断言它告诉核心有来自ADC的数据正确。 |
|
|
|
只有小组成员才能发言,加入小组>>
2271 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2168 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2309 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
557浏览 1评论
1635浏览 1评论
128浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2281浏览 0评论
595浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-14 21:10 , Processed in 1.158126 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号