完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨
我只想在spartan3a dsp主板上开始实现temac示例设计。 因为我没有找到xilinx的文档有用,如果你一步一步地帮助我,我将不胜感激。 这是我的问题: 我创建了temac提供的示例设计并生成了它的位文件而没有任何修改。然后我尝试从pc ping。 但我找不到它的回声。 所以我做了以下几点 1. ping时我用ARP命令设置自己的ip。 我选择了主板的mac地址作为顶级vhdl示例设计文件中指定的“单播地址”。 2.我使用默认配置选项生成temac ip。(即GMII接口,半双工,地址过滤器启用,10/100/100 mbps速度,时钟启用。) 3.默认设置的单板是自动协商启用,全双工等但没有改变跳线位置。 4.Auto生成的UCF引脚与数据手册中给出的不同。 所以我改变了针位置。 而且我认为生成的ucf也不完整。 因为它没有提到所有发射机信号。 5。 作为一个更新鲜的我无法解决这个问题。 所以任何人请帮我找到正确ping的解决方案。 我试图从PC发送UDP数据包到板。 |
|
相关推荐
1个回答
|
|
你好
检查以下链接 https://forums.xilinx.com/t5/Welcome-Join/Interfacing-Ethernet-Spartan-3E/td-p/448012 另请注意,使用核心生成的示例设计没有任何堆栈来回复ping命令。 您应该使用像LWIP这样的网络堆栈,或者如果要在没有处理器和网络堆栈的情况下使用独立核心实现此功能,则应编写自己的逻辑。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 在原帖中查看解决方案 |
|
|
|
只有小组成员才能发言,加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2437 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 07:22 , Processed in 1.159729 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号