完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
报错的页面如图所示,请问一下报错的原因可能有哪些? 我的文件compile all之后是0 error、0 warning,但是到了testbench,initialize simulation之后就报错了。 本人小白,active hdl在网络上的资源很少,我在网上找了很久也没有找到原因,希望各位能指点一下,非常感谢! |
|
相关推荐
4个回答
|
|
01.Aldec Active HDL我没用过。可否提供仿真相关代码我安装软件尝试一下?
|
|
|
|
菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”;然后再"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。然后问题就解决了
|
|
|
|
在Active HDL主界面进行如下两个操作即可:
1.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”; 2.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。 |
|
|
|
在Active HDL主界面进行如下两个操作即可: 1.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”; 2.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2408 浏览 0 评论
1878 浏览 49 评论
6017 浏览 113 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:44 , Processed in 0.692386 second(s), Total 76, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号