完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3989
报错的页面如图所示，请问一下报错的原因可能有哪些？ 我的文件compile all之后是0 error、0 warning，但是到了testbench，initialize simulation之后就报错了。 本人小白，active hdl在网络上的资源很少，我在网上找了很久也没有找到原因，希望各位能指点一下，非常感谢！ 
0
已退回2积分
|
|
相关推荐
4个回答
|
|
|
01.Aldec Active HDL我没用过。可否提供仿真相关代码我安装软件尝试一下？
|
|
|
|
|
|
菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”;然后再"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。然后问题就解决了
|
|
|
|
|
|
在Active HDL主界面进行如下两个操作即可：
1.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”； 2.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。 |
|
|
|
|
|
在Active HDL主界面进行如下两个操作即可： 1.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Verilog"子界面中去掉勾选“Verilog Optimization”； 2.菜单栏选择"Design"-->"Settings..."-->"simulation"-->"Access to Design Objects"子界面中增加勾选“Enable Read/Write access for SLP accelerated nets(+w_nets)”。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
16216
