完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在完成我的设计之后,“从VHDL文件开始”,包括“生成编程文件”,摘要说已经使用了16个可用的RAMB16-s中的14个,尽管我已经“明确地”仅使用了3个,
来自Aldec的SPARTAN3库中的“RAMB16_S9_S9”。 从原理图和状态图文件到VHDL文件的设计已在Aldec Active-HDL中完成。 在VHDL文件中的所有“component ...”链之后,它是ISE项目的输入,我只找到3个对“RAMB16_S9_S9”的引用。 ISE 13.3是否使用RAMB16-s作为逻辑? 或者为什么“太多太多”被ISE流程链中的“Map”映射到了? / dindea 以上来自于谷歌翻译 以下为原文 After a complete run of my design, "from the VHDL files on", including "Generate programming file", the Summary says that 14 of the 16 available RAMB16-s have been used, although I have "explicitly" used only 3, as "RAMB16_S9_S9" in the SPARTAN3 library from Aldec. The design, from schematics and state-diagram files to VHDL files, has been done in Aldec Active-HDL. Following all chains of "component ..." in the VHDL files, which are the input to the ISE project, I find only 3 references to "RAMB16_S9_S9". Does ISE 13.3 use RAMB16-s for logic? Or why are "so much too many" mapped onto by "Map" in the ISE process chain? /dindea |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 08:53 , Processed in 1.270442 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号