完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 lele95 于 2016-4-20 00:47 编辑
#Loading altera_mf_ver.altsyncram(fast__1) # Loading work.look_up_table_triangular(fast) # Loading altera_mf_ver.altsyncram(fast__2) # Loading D:modeltech64_10.4win64convert_hex2ver.dll # ** Error: (vsim-3193) Load of "D:modeltech64_10.4win64convert_hex2ver.dll" failed: Bad DLL format. # # ** Error (suppressible): (vsim-PLI-3002) Failed to load PLI object file "D:modeltech64_10.4win64convert_hex2ver.dll". # time: 0 ps Iteration: 0 Root: / # Error loading design # Error: Error loading design # Pausing macro execution # MACRO ./dds_top_run_msim_rtl_verilog.do PAUSED at line 42 采用quartusⅡ9.1 (64位)与modelsim SE-64 10.4联合仿真,modelsim报错。求教问题出在哪,怎么解决? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
887 浏览 0 评论
426 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1825 浏览 0 评论
491 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1938 浏览 1 评论
4671 浏览 104 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-1 14:33 , Processed in 0.433312 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191