完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI，
我正在使用Artix-7 XC7A200T-1FBG 484C。 我的一些信号进一步连接到同轴线路触点（如SMA连接器上的那些）。 通常，连接到同轴触点的任何东西都需要阻抗匹配。 现在，在目前的情况下，我想将同轴线连接到HR bank，LVCMOS33（3.3V）上的FPGA I / O. 首先请确认这些IO的输出阻抗是50欧姆，因为我在阅读后推断出（ug471）？ http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 和 http://www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf 另外请确认默认值是“Ro”（驱动器输出阻抗）？ 如果连接到FPGA的IO的负载（同轴线）阻抗为75欧姆或90欧姆，我该如何进行阻抗匹配？ 等你回复。 谢谢。 
0
|
|
相关推荐
4个回答
|
|
|
@ maheen_189 LVCMOS33的输出阻抗取决于驱动强度。
请检查下面讨论相同的线程 https://forums.xilinx.com/t5/7-Series-FPGAs/Kintex-7-Output-Drive-Strength-definition/td-p/412321 https://forums.xilinx.com/t5/7-Series-FPGAs/Output-impedance-of-HP-bank-IO-signals/td-p/550919 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
感谢您的及时回复。
这些信息很有用但是 如果我们使用LVCMOS 3.3V（HR bank），你能指导我的默认驱动强度（以mA为单位），因为你说输出阻抗取决于驱动强度，据我所知，它可以在UCF中调整 。 但我没有在UCF文件中指定任何内容。 所以，我的问题是I / O的默认驱动强度（当前）是多少。 谢谢。 |
|
|
|
|
|
@ maheen_189默认驱动强度值为12。
您可以在UG471http：//www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf中找到相关信息。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
感谢你的分享。
现在，您之前转发的链接表示6mA或8mA的默认最佳阻抗匹配为50欧姆。 12mA是否有最着名的匹配？ 是25欧姆吗？ （UG483中提到了Ro 25欧姆）。 或者我们是否必须进入信号完整性以找到12mA或更高的电路板阻抗？ 正如我在第184页的UG471中所读到的那样（http://www.xilinx.com/cn/support/documentation/user_guides/ug471_7Series_SelectIO.pdf） 对于大于8mA的电流，我们有远VTT 50欧姆。 但是看完图A-1后，我无法理解哪种终端拓扑适合我。 默认情况下，终端（如图A-1所示）表示它已经存在于FPGA I / O中？ 而且我不需要在我的PCB设计中添加它？ 所有这些阻抗匹配都需要在所有信号频率上或仅在高频上完成？ 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2707
评论
淘帖
28781
