完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 jacksonwang 于 2015-5-2 22:38 编辑
大家好！ 正在设计一款产品，主MCU ATMEL SAM9G35，外加DDR2和NAND FLASH，数据线和地址线需要阻抗匹配，这个阻抗匹配串联一个50欧姆的电阻？或者要求PCB制作厂家按50欧姆的阻抗要求制作效果是一样的？请高手指导，谢谢！ 
0
|
|
相关推荐
9个回答
|
|
|
如果你人为串电阻的话，整个阻抗就不好控制了。前面提到的阻抗匹配都是制板厂家通过调整板子的叠层、线宽、间距等来调节的，使得板子上的走线阻抗在几十欧至100多欧姆变动，这些是PCB板子的特性
最佳答案
|
|
|
|
|
|
建议 LZ 用 Mentor Graphics 的 HyperLynx 仿真下，以便优化 PCB 叠层、敷铜厚度和宽度的设计，和必要时引入的阻抗匹配网络的设计：
http://www.mentor.com/pcb/hyperlynx/signal-integrity/ |
|
|
|
|
|
对于DDR走线，一般是单端线做50欧姆阻抗匹配，而差分对做100欧姆阻抗匹配，这个你只要提出要求，板厂会帮你调参数的
|
|
|
|
|
|
再问下大侠，“单端线做50欧姆阻抗匹配”与串接在电路中的电阻没啥关系啊？就是说不管串接多大电阻，PCB板走线还是要厂家做阻抗匹配的？ |
|
|
|
|
|
新人，刚刚注册，回复赚积分
|
|
|
|
|
|
DDR线上就不需要再串什么电阻了呀，一般只有时钟线上会预留一个33欧姆到100欧姆的电阻 |
|
|
|
|
|
他们是怎么调参数的？修改布线？ |
|
|
|
|
|
那如果我串接了电阻也就不需要阻抗匹配了？ |
|
|
|
|
|
我也是刚明白，这个阻抗匹配里的阻抗，与线路之间的阻抗不是同一个意思，是不能直接用万用表等测量出来的。阻抗匹配的阻抗是特征阻抗，以铜厚，线宽，材料，介质常数等有关，与长度无关。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
【Altium小课专题 第107篇】原理图中批量修改位号或网络标号属性值字体的大小？
10570 浏览 1 评论
【Altium小课专题 第103篇】原理图同一网络颜色进行了设置，但是无法进行显示是什么原因？
7761 浏览 0 评论
【Altium小课专题 第094篇】如何从PCB中直接生成PCB库呢？
7943 浏览 0 评论
【Altium小课专题 第071篇】什么是层次式电路设计？它的优点有哪些？
6769 浏览 0 评论
【Altium小课专题 第068篇】原理图的模板如何进行编辑信息更改？
12847 浏览 0 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
15700
评论
淘帖
4494
