完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
那么我正在研究项目所以我想知道系统生成器更好还是matlab HDL编码器和Verifier？ 实际上，Mathworks专家告诉我HDL编码器比系统生成器更好，因为它具有固定点的可靠性和 ......优化设计中 那么，当然如果我问Xilinx哪一个更好，我希望他们说HDL CODER ...... :)请给我一个或多个原因.... :) BR F 
0
|
|
相关推荐
4个回答
|
|
|
嘿，
所以，当然如果我问Xilinx哪一个更好，我希望他们说HDL CODER ...... :) 那里的乐趣在哪里？！ :) 更准确的是，两者都不是“更好”。 它们是不同的，所以一个或其他可能更适合给定的情况（虽然我不确定你的意思是'固定点灵活性'... sysgen支持任意定点，单，双和任意精度浮点 。不能比那更灵活。） 我要说的是，Sysgen是一个Xilinx工具，它使用的是IP目录，其中充满了Xilinx架构专家编写的IP，其工作是为给定的器件架构设计该块的最佳版本。 因此，您通常可以在最少的资源下获得非常佳的结果。相比之下，HDL Coder是故意设备无关的（公平地说，这是其增值......可移植性的一部分），因此通常会吐出通用的HDL代码，而这些代码并未针对 给定的设备架构。 我建议您花时间平等地了解两者的功能和缺点，并自行决定是否符合您的需求。 也许你可以同时使用它们！http：//www.mathworks.com/help/hdlcoder/examples/using-xilinx-system-generator-for-dsp-with-hdl-coder.html？refresh = true www.xilinx.com |
|
|
|
|
|
感谢您的回复
你提到过 “因此通常会发出通用HDL代码，而这些代码并未针对给定的设备架构进行优化。” HDL编码器具有详细的优化。 实际上Mathwork专家告诉我 “SysGen模块可能会在某些Xilinx器件上提供更优的结果（我不知道任何比较），但成本是设计工作流程的开销 - 您没有使用HDL Coder的可见性或灵活性 ，你必须在两者之间的接口处插入信号网关块，这将阻止两者之间的自动优化（如管道插入）。“ 顺便说一下，我注意到系统生成器有5 * 5的视频卷积，HDL编码器也有Convolution。 但最后，我将测试两个设计，看看哪个更好。 我更喜欢Xilinx sysgen，因为Xilinx有一个论坛，我可以很容易地问我的问题，很多人在这里，专家.....但Mathworks没有这样的活跃社区。 使用HDL编码器并不像Xilinx那样容易。 所以，当然如果我问Xilinx哪一个更好，我希望他们说HDL CODER ...... :) 那里的乐趣在哪里？！ :)我不知道，如果我对员工没有好的答案，我将失去工作。 我当然应该有足够的答案来说服他们使用Xilinx sysgenerator。 也许使用它们两者更好。 我只是说服他们为整个大学购买HDL验证器，他们很快就会削减我的头脑。 |
|
|
2020-4-21 08:35:35
评论
|
|
|
你好，我们又见面了，
你注意到了“相比之下，HDL Coder故意与设备无关（公平地说，这是其增值......可移植性的一部分），因此通常会输出未针对给定设备架构进行优化的通用HDL代码。” 您如何看待HDL编码器中的OPTIMIZATION，它确实很先进。 那么，你认为它还不够好？ F |
|
|
2020-4-21 08:45:22
评论
|
|
|
最后一个问题已经悬空了一段时间，所以我想我可能会提出意见......
优化是否“足够好”完全取决于您和您的项目要求 - 如果生成的代码以所需的速度运行并且适合可用空间，那么它就足够了。 HDL Coder有很多优化选项，可以产生非常好的代码，可能与任何其他人的代码相媲美，特别是以正确的方式建模，并具有正确的优化设置。 MathWorks拥有培训和应用工程人员，可帮助您做出最佳设计和优化选项，以获得最佳代码。 另请注意，使用Simulink和HDL Coder的纯模型设计流程也是可追溯的，如果这对您进行设计审查或标准合规性问题很重要。 您可以看到模型中每个块生成的代码（反之亦然）。 也就是说，混合方法通常运作良好。 使用System Generator块来处理硬件接口和现成功能，这些功能不属于您正在开发的“特殊酱”。 通过不必考虑这些部分来节省设计时间，它们将产生良好的HDL，并且您可以在设计的更高价值部分进行操作，您可以使用Simulink的全部功能 - 多域建模和仿真， 定点转换工具，原型硬件的工作流程自动化，持续验证 - 生成IP。 然后，您可以将其导入Vivado IPI以进行完整的系统集成，或将System Generator块集成到您的SImulink设计中，并让Simulink处理工作流程自动化。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
360浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1439
淘帖
1132
